CN215599631U - 一种基于申威3231处理器的双路服务器主板 - Google Patents

Abstract

一种基于申威3231处理器的双路服务器主板，包括2颗申威3231处理器芯片、32个DDR4内存插槽、主板时序控制芯片、PCIE总线扩展芯片、BMC管理芯片、千兆以太网芯片、SATA3.0芯片、USB3.0芯片、2个PCIE4.0X8插槽和2个PCIE4.0X16插槽。本实用新型以SW3231处理器为核心搭载PCIE4.0总线扩展芯片方案旨在替代英特尔中端服务器，实现信息安全的自主可控，为构建国家信息安全提供有力支撑；具有价格低廉、计算性能高、稳定性好、可扩展性好、配置灵活，且能满足国防、党政、金融、电信、能源等关键行业应用需求的特点。

Description

一种基于申威3231处理器的双路服务器主板

技术领域

本实用新型涉及服务器主板技术领域，更具体的说是涉及一种基于申威3231处理器的双路服务器主板。

背景技术

华为，中兴事件之后，信息产业的国产化问题逐渐被提上日程，作为信息产业的重中之重，服务器产业的自主可控显得非常重要，服务器时计算机的一种，它比普通PC机运算速度更快，稳定性更强，IO吞吐能力更强，扩展性更好。近年来，国家加大了对国产自主可控信息产业的投入，各领域对国产服务器的计算性能提出了更高的要求。申威3231处理器是国产申威系列处理器的最新一代处理器，相比上一代处理器，计算性能有了大幅提高，并且支持最大4路处理器直连，使得单台服务器的计算性能进一步提高。

因此，如何提供一种基于申威3231处理器的服务器主板，具有计算性能高、稳定性好、可扩展性好，接口丰富、配置灵活，性价比高等特点，并且能满足国防、党政、金融、电信、能源等关键行业应用对计算能力和安全性的需求，是本领域技术人员亟需解决的问题。

实用新型内容

本实用新型提供了一种基于申威3231处理器的双路服务器主板，其以SW3231处理器为核心搭载PEX8748扩展芯片方案，旨在替代英特尔中端服务器，实现信息安全的自主可控，为构建国家信息安全提供有力支撑。

本实用新型解决其技术问题所采用的技术方案是：

一种基于申威3231处理器的双路服务器主板，包括2颗申威3231处理器芯片、32个DDR4内存插槽、主板时序控制芯片、PCIE总线扩展芯片、BMC管理芯片、千兆以太网芯片、SATA3.0芯片、USB3.0芯片、2个PCIE4.0X8插槽和2个PCIE4.0X16插槽；其中：

2颗申威3231处理器芯片包括有A处理器芯片和B处理器芯片，其中A处理器芯片作为主处理器，B处理器芯片作为协处理器，主、协处理器之间通过3路直连接口进行数据交换；

A处理器芯片和B处理器芯片分别连接16个DDR4内存插槽，共计32个DDR4内存插槽；

A处理器芯片和B处理器芯片分别有8路DDR4控制器，每路DDR4控制器连接2个内存插槽；

A处理器芯片(主处理器)一组16X的PCIE4.0接口连接PCIE总线扩展芯片，通过A处理器芯片可扩展出另外32X的PCIE4.0接口；其中2组8X连接到扩展插槽，1组4X连接到千兆以太网转换芯片，2组4X连接到USB3.0转换芯片，1组4X连接到BMC管理芯片；

主板时序控制芯片通过SPI、LPC和UART低速接口分别与主、协处理器连接，用于控制两个处理器的上电时序；通过GPIO接口与机箱指示灯和按键连接；通过UART串口，经RS232转换芯片，转换成一个DB9串口输出；通过两路SPI接口，分别与两个FLASH芯片连接，用于读取存储在FLASH芯片中的各类固件程序。

BMC管理芯片通过IIC总线与主处理器相连，用于CPU物理健康状态监控及参数的传递；通过一组4X的PCIE4.0总线与PCIE总线扩展芯片相连，用于与主、从处理器的数据传送；通过BMC管理芯片，实现了前后各一个VGA同步输出接口，后面板为标准的DB15接口，前面板则需要一个15针的插座转接到DB15接口；一个千兆以太网管理网口；一个IIC低速接口，用于实现风扇转速的控制；一个RS232串口；一个USB2.0接口，用于实现在KVM虚拟机的通信；

PCIE总线扩展芯片提供2路PCIE4.0X8信号，用于扩展两个PCIE4.0X8的扩展插槽；1路PCIE4.0X4与BMC管理芯片相连；1路PCIE4.0X4连接到千兆以太网芯片，用于扩展出4个千兆以太网口；2路PCIE4.0X4分别连接到2个USB3.0转换芯片，扩展出前面板、后面板以及主板内部共计6个USB3.0接口。

本实用新型还具有以下附加技术特征：

作为本实用新型技术方案进一步具体优化的：申威3231处理器芯片自带的SPI数据总线通过电平转换芯片连接到BIOS芯片，用于承载BIOS启动程序。

作为本实用新型技术方案进一步具体优化的：双路服务器主板采用非标L型设计，主板厚度2.4mm，层数为20层。

作为本实用新型技术方案进一步具体优化的：

所述PCIE总线扩展芯片的型号为PEX8748；

所述BMC管理芯片的型号为AST2400；

所述FLASH存储芯片的型号为25Q128JVSQ；

所述主板时序控制芯片的型号为ALTERA公司的EPM2370F256；

所述千兆以太网芯片的型号为IntelI350；

所述SATA3.0芯片的型号为Marvell88SE9230A1；

所述USB3.0芯片的型号为TUSB7340。

本实用新型和现有技术相比，其优点在于：

本实用新型以SW3231处理器为核心搭载PCIE4.0总线扩展芯片方案旨在替代英特尔中端服务器，实现信息安全的自主可控，为构建国家信息安全提供有力支撑；具有价格低廉、计算性能高、稳定性好、可扩展性好、配置灵活，且能满足国防、党政、金融、电信、能源等关键行业应用需求的特点。

本实用新型的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型的总体结构框架图；

图2为本实用新型的服务器主板的尺寸示意图。

具体实施方式

下面将参照附图更详细地描述本实用新型公开的示例性实施例，这些实施例是为了能够更透彻地理解本实用新型，并且能够将本实用新型公开的范围完整的传达给本领域的技术人员。虽然附图中显示了本实用新型公开的示例性实施例，然而应当理解，本实用新型而不应被这里阐述的实施例所限制。

一种基于申威3231处理器的双路服务器主板，包括2颗申威3231处理器芯片、32个DDR4内存插槽、主板时序控制芯片、PCIE总线扩展芯片、BMC管理芯片、千兆以太网芯片、SATA3.0芯片、USB3.0芯片、2个PCIE4.0X8插槽和2个PCIE4.0X16插槽。

所述PCIE总线扩展芯片的型号为PEX8748；所述BMC管理芯片的型号为AST2400；所述FLASH存储芯片的型号为25Q128JVSQ；所述主板时序控制芯片的型号为ALTERA公司的EPM2370F256；所述千兆以太网芯片的型号为IntelI350；所述SATA3.0芯片的型号为Marvell88SE9230A1；所述USB3.0芯片的型号为TUSB7340。

2颗申威3231处理器芯片包括有A处理器芯片和B处理器芯片，其中A处理器芯片作为主处理器，B处理器芯片作为协处理器，主、协处理器之间通过3路直连接口进行数据交换。

A处理器芯片和B处理器芯片分别连接16个DDR4内存插槽，共计32个DDR4内存插槽。

A处理器芯片和B处理器芯片分别有8路DDR4控制器，每路DDR4控制器连接2个内存插槽。

A处理器芯片(主处理器)一组16X的PCIE4.0接口连接PCIE总线扩展芯片，通过A处理器芯片可扩展出另外32X的PCIE4.0接口；其中2组8X连接到扩展插槽，1组4X连接到千兆以太网转换芯片，2组4X连接到USB3.0转换芯片，1组4X连接到BMC管理芯片。

主板时序控制芯片通过SPI、LPC和UART低速接口分别与主、协处理器连接，用于控制两个处理器的上电时序；通过GPIO接口与机箱指示灯和按键连接；通过UART串口，经RS232转换芯片，转换成一个DB9串口输出；通过两路SPI接口，分别与两个FLASH芯片连接，用于读取存储在FLASH芯片中的各类固件程序。

BMC管理芯片通过IIC总线与主处理器相连，用于CPU物理健康状态监控及参数的传递；通过一组4X的PCIE4.0总线与PCIE总线扩展芯片相连，用于与主、从处理器的数据传送；通过BMC管理芯片，实现了前后各一个VGA同步输出接口，后面板为标准的DB15接口，前面板则需要一个15针的插座转接到DB15接口；一个千兆以太网管理网口；一个IIC低速接口，用于实现风扇转速的控制；一个RS232串口；一个USB2.0接口，用于实现在KVM虚拟机的通信。

PCIE总线扩展芯片提供2路PCIE4.0X8信号，用于扩展两个PCIE4.0X8的扩展插槽；1路PCIE4.0X4与BMC管理芯片相连；1路PCIE4.0X4连接到千兆以太网芯片，用于扩展出4个千兆以太网口；2路PCIE4.0X4分别连接到2个USB3.0转换芯片，扩展出前面板、后面板以及主板内部共计6个USB3.0接口。

申威3231处理器芯片自带的SPI数据总线通过电平转换芯片连接到BIOS芯片，用于承载BIOS启动程序。

双路服务器主板采用非标L型设计，主板厚度2.4mm，层数为20层。

实施例1

请参阅附图1、附图2，为本实用新型公开的一种基于申威3231处理器的双路服务器主板，包括2颗申威3231处理器芯片、32个DDR4内存插槽、主板时序控制芯片、PCIE总线扩展芯片、BMC管理芯片、千兆以太网芯片、SATA3.0芯片、USB3.0芯片、2个PCIE4.0X8插槽、2个PCIE4.0X16插槽。

主板以申威3231处理器为核心，实现2颗申威3231处理器芯片的直连，每个申威3231处理器有8路DDR4控制器，每个控制器可连接2个DDR4插槽，主板支持32个DDR4内存插槽，容量最大支持4TB，最高速率可达3200Mbps。通过可编程逻辑器件ALTERA公司的EPM2370F256，完成对两颗处理器的时序控制，并通过SPI数据总线，从FLASH存储芯片25Q128JVSQ加载SROM以及BIOS等固件，最终完成全系统的启动。

申威SW3231处理器支持X40PCIE4.0：处理器A的一组X16总线连接到PCIE总线扩展芯片PEX8748，另外一组X16总线连接到一个X16的PCIE扩展槽；剩下X8分成两个2个X4连接两个NVME接口。处理器B的一组X16总线连接到另外一个X16的PCIE扩展槽，两组X4的PCIE总线分别连接到另外两个NVME接口，一组X8的PCIE总线连接到88SE9230芯片，用于转换出4个SATA3.0接口(其中两个为M.2接口)。

一颗PCIE4.0总线扩展芯片PEX8748扩展出2路PCIE4.0X8，4路PCIE4.0X4总线：其中2路X8PCIE4.0信号连接到2个PCIEX8物理扩展插槽，1路PCIE4.0X4信号经一颗网络控制芯片intelI350扩展出4路千兆以太网接口；1路PCI-E4.0X4信号经BMC管理芯片AST2400对外扩展出1路VGA显示接口、1路管理接口和1路管理串口；2路PCIE4.0X4信号分别经2颗USB转换芯片TUSB7340扩展出6路USB3.0接口和1路USB2.0接口。

PCIE总线扩展芯片PEX8748输出的1路X4PCIE4.0信号经1颗网络芯片intelI350扩展出4路千兆以太网接口，连接至服务器主板RJ45连接器；

PCIE总线扩展芯片PEX8748输出的2路X4PCIE4.0信号经2颗USB转换芯片TUSB7340扩展出6路USB3.0信号：其中2路USB3.0信号连接到机箱前面板，2路USB3.0信号连接到机箱后面板；1路USB2.0连接到BMC芯片，用于实现KVM-OVER-IP功能；2路USB3.0通过主板连接器直接对外引出。

申威3231处理器芯片自带的SPI数据总线通过电平转换芯片连接到BIOS芯片，用于承载BIOS启动程序。

主板采用了独特的非标L型设计，尺寸见图2，主板厚度2.4mm，层数为20层。

实施例2

请参阅附图1、附图2，为本实用新型公开的一种基于申威3231处理器的双路服务器主板，包括2颗申威3231处理器芯片、32个DDR4内存插槽、主板时序控制芯片、PCIE总线扩展芯片、BMC管理芯片、千兆以太网芯片、SATA3.0芯片、USB3.0芯片、2个PCIE4.0X8插槽、2个PCIE4.0X16插槽。

2颗申威3231处理器芯片之间通过专有的高速直连(DLI)接口连接，进行数据交换。32个DDR4内存插槽分别连到2颗处理器芯片的16个DDR控制器上，每个DDR控制器连接2个DDR4内存插槽。PCIE总线扩展芯片通过PCIE4.0总线连接到A处理器芯片的PCIE接口；主板时序控制芯片分别连接到2颗处理器芯片的LPC、SPI和UART接口，用于控制2颗处理器的上电时序逻辑；BMC管理芯片通过PCIE4.0总线与PCIE总线扩展芯片连接，经PCIE总线扩展芯片转接后，与处理器芯片进行通信。每颗申威3231处理器芯片均支持PCIE4.0的40X信号，其中A处理器芯片的16X信号与PCIE总线扩展芯片相连，另外16X信号连接到一个16X的PCIE扩展槽，剩余的8X信号，分成2组4X信号，分别连接到两个NVME高速硬盘接口。B处理器芯片的40X信号，只使用了其中的32X信号。其中16X信号连接到一个16X的PCIE扩展槽，8X信号连接到SATA芯片，2组4X信号分别连接到两个NVME高速硬盘接口。

PCIE总线扩展芯片提供2路PCIE4.0X8信号，用于扩展两个PCIE4.0X8的扩展插槽；1路PCIE4.0X4与BMC管理芯片相连；1路PCIE4.0X4连接到千兆以太网芯片，用于扩展出4个千兆以太网口；2路PCIE4.0X4分别连接到2个USB3.0转换芯片，扩展出前面板、后面板以及主板内部共计6个USB3.0接口。

主板时序控制芯片通过SPI、LPC以及UART等低速数据端口在2颗处理器芯片及BMC管理芯片之间进行数据交换，并作为BMC模块与两个处理器通信的电平转换电路；连接两片SPIFLASH存储芯片，用于读取CPU固件内容；通过GPIO接口与机箱指示灯及开关按键连接；通过RS232转换，扩展出一个DB9串口，用于主板上电时序的信号观测及调试。CPLD作为SPIFLASH与处理器、BMC模块通信的电平转换功能，并作为SPIFLASH通道选通作用，默认两个SPIFLASH选通处理器，需要远程升级时选通BMC与对应升级的SPIFLASH芯片通道。

BMC管理芯片通过IIC总线与两颗处理器相连，用于CPU物理健康状态监控及参数的传递；通过一组4X的PCIE4.0总线与PEX8748芯片相连，用于与主、从处理器的数据传送；BMC管理芯片扩展出各类低速数据端口，如：RS232串口、VGA显示接口、千兆管理网口以及用于风扇控制的IIC接口。BMC管理芯片设计成一块附属卡，通过SODIMM接口与主板相连。

该主板采用了独特的非标L型设计，尺寸见图2，主板厚度2.4mm，层数为20层。

该实用新型采用国产申威3231处理器芯片，搭载国产深度操作系统，实现了双处理器架构，通过专有的DLI接口直连，数据交互效率极高，具有计算性能高、接口扩展丰富灵活、性价比高、安全等级高等特点。

实施例3

请参阅附图1、附图2，为本实用新型公开的一种基于申威3231处理器的双路服务器主板，采用专用的高速直连接口，实现双处理器直连，大幅提高单板的计算性能；支持高达32个DDR4内存插槽，最大可支持4TB的超大容量；采用PCIE4.0总线扩展芯片，可扩展出更多的PCIE接口，通过转换芯片，可扩展出丰富的各类主流高速接口，包括4个NVME高速硬盘接口(U.2接口)、4个千兆以太网接口、6个USB3.0接口、4个SATA3.0接口(其中2个为M.2接口)。每个处理器可直接输出1个16X的PCIE4.0端口，可灵活配置为2个8X或者1个16X的扩展槽。PCIE4.0总线扩展芯片，输出2组8X的扩展槽，因此，本方案主板上共计可输出48X的扩展槽，且可灵活的配置为8X或16X，大大提高了本方案主板的高速外部设备的可扩展性，适应更多的应用领域。

主板时序控制采用可编程的逻辑器件，通过SPI、LPC、UART等低速接口与处理器进行数据交换；连接2片SPI接口的FLASH存储芯片，用于读取主板上的固件内容，如：SROM、BIOS等固件；通过GPIO接口与机箱指示灯和按键的连接，实现机箱按键开关机、复位的控制，以及指示灯的显示控制；设计了一个DB9的输出串口，用于处理器的调试信息的输出。

BMC管理芯片用于主板的板级管理、远程管理的实现。通过IIC总线与两颗处理器相连，用于CPU物理健康状态监控及参数的传递；通过一组4X的PCIE4.0总线与PEX8748芯片相连，用于与主、从处理器的数据传送；BMC管理芯片扩展出各类低速数据端口，如：RS232串口，用于BMC系统信息的输出和调试；VGA显示接口，用做处理器系统信息的显示输出、千兆管理网口以及用于风扇控制的IIC接口。

为满足标准的19英寸机架式服务器的尺寸要求，本方案主板采用了非标的L型设计(具体尺寸见图2)，厚度为2.4mm，层数20层，布局紧凑，空间利用率高。

为使本实用新型实施例的目的、技术方案和优点更加清楚，上面结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行了清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。

因此，以上对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

Claims (4)

1.一种基于申威3231处理器的双路服务器主板，其特征在于，包括2颗申威3231处理器芯片、32个DDR4内存插槽、主板时序控制芯片、PCIE总线扩展芯片、BMC管理芯片、千兆以太网芯片、SATA3.0芯片、USB3.0芯片、2个PCIE4.0X8插槽和2个PCIE4.0X16插槽；其中：

2颗申威3231处理器芯片包括有A处理器芯片和B处理器芯片，其中A处理器芯片作为主处理器，B处理器芯片作为协处理器，主、协处理器之间通过3路直连接口进行数据交换；

A处理器芯片和B处理器芯片分别连接16个DDR4内存插槽，共计32个DDR4内存插槽；

A处理器芯片和B处理器芯片分别有8路DDR4控制器，每路DDR4控制器连接2个内存插槽；

A处理器芯片一组16X的PCIE4.0接口连接PCIE总线扩展芯片，通过A处理器芯片可扩展出另外32X的PCIE4.0接口；其中2组8X连接到扩展插槽，1组4X连接到千兆以太网转换芯片，2组4X连接到USB3.0转换芯片，1组4X连接到BMC管理芯片；

主板时序控制芯片通过SPI、LPC和UART低速接口分别与主、协处理器连接，用于控制两个处理器的上电时序；通过GPIO接口与机箱指示灯和按键连接；通过UART串口，经RS232转换芯片，转换成一个DB9串口输出；通过两路SPI接口，分别与两个FLASH芯片连接，用于读取存储在FLASH芯片中的各类固件程序；

BMC管理芯片通过IIC总线与主处理器相连，用于CPU物理健康状态监控及参数的传递；通过一组4X的PCIE4.0总线与PCIE总线扩展芯片相连，用于与主、从处理器的数据传送；通过BMC管理芯片，实现了前后各一个VGA同步输出接口，后面板为标准的DB15接口，前面板则需要一个15针的插座转接到DB15接口；一个千兆以太网管理网口；一个IIC低速接口，用于实现风扇转速的控制；一个RS232串口；一个USB2.0接口，用于实现在KVM虚拟机的通信；

PCIE总线扩展芯片提供2路PCIE4.0X8信号，用于扩展两个PCIE4.0X8的扩展插槽；1路PCIE4.0X4与BMC管理芯片相连；1路PCIE4.0X4连接到千兆以太网芯片，用于扩展出4个千兆以太网口；2路PCIE4.0X4分别连接到2个USB3.0转换芯片，扩展出前面板、后面板以及主板内部共计6个USB3.0接口。

2.根据权利要求1所述的基于申威3231处理器的双路服务器主板，其特征在于，申威3231处理器芯片自带的SPI数据总线通过电平转换芯片连接到BIOS芯片，用于承载BIOS启动程序。

3.根据权利要求1所述的基于申威3231处理器的双路服务器主板，其特征在于，双路服务器主板采用非标L型设计，主板厚度2.4mm，层数为20层。

4.根据权利要求1所述的基于申威3231处理器的双路服务器主板，其特征在于，

所述PCIE总线扩展芯片的型号为PEX8748；

所述BMC管理芯片的型号为AST2400；

所述FLASH芯片的型号为25Q128JVSQ；

所述主板时序控制芯片的型号为ALTERA公司的EPM2370F256；

所述千兆以太网芯片的型号为IntelI350；

所述SATA3.0芯片的型号为Marvell88SE9230A1；

所述USB3.0芯片的型号为TUSB7340。

Images