CN215494655U - 一种用于提高dcs系统的io模块响应时间的电路 - Google Patents

Abstract

本实用新型公开了一种用于提高DCS系统的IO模块响应时间的电路，DCS系统包括控制中心和至少一组IO模块，各组IO模块一个模拟量数据采集模块和一个模拟量输出模块，各模拟量数据采集模块包括一个采集控制子中心和至少一个数据采集通路，各数据采集通路分别与采集控制子中心连接，采集控制子中心同时采集每个通道的实时数据并进行存储，并与控制中心交互。各模拟量输出模块包括一个输出控制子中心和至少一个数据输出通路，输出控制子中心分别与各数据输出通路连接，控制相应通道的输出。本申请对各通道设置各自的数据传输通路，各数据传输通路直接与控制子中心连接，减少传输过程中的传输过程和公共部分电路，节约了时间成本，提高了响应速度。

Description

一种用于提高DCS系统的IO模块响应时间的电路

技术领域

本实用新型涉及分布式控制技术领域，尤其是涉及一种用于提高DCS系统的IO模块响应时间的电路。

背景技术

目前，在分布式控制系统（DCS）中，系统的响应时间都被认为是系统的最重要的一项技术新能指标。在某些特殊的行业中，较快的响应时间可以使系统更加的安全稳定，有效得避免安全事故的发生。

DCS系统的响应时间包括：CPU运算时间、数据上传时间、冗余切换时间、IO模块的响应时间等。本文主要介绍和说明一种提高DCS系统的IO模块响应时间的方法。

IO模块的响应时间包括：MCU的运行时间、硬件采集输入响应时间、硬件控制输出响应时间、冗余切换时间。在现有的技术中，由于硬件的架构问题导致系统的响应时间较慢。

现有的模拟量数据采集模块技术硬件架构，如图1所示，包括微处理器1、微处理器2、数据采集部分、多通道切换电路、n个通道，各通道分别与多通道切换电路连接，微处理器1、微处理器2、数据采集部分、多通道切换电路依次连接，同时，微处理器2与多通道切换电路连接，控制多通道切换电路进行切换。

微处理器2对每个通道的数据进行采集后。微处理器2采集到的数据通过通讯传给微处理器1。微处理器1再通过通讯A或B把数据上传给控制器。

为了系统的稳定性和一致性，降低系统设计开发的难度，减少开发周期，在设计时会将IO模块中的与控制器通讯部分和数据处理部分分别用两个微处理器进行处理。微处理器1用于与控制器通讯；微处理器2用于数据采集和通道切换。

这种硬件架构，存在以下问题：

1）由于数据采集部分电路为公用电路，当对多个通道进行采集时，需要依次逐个进行数据的采集，最终采集时间由通道数量决定，从而导致模块整体响应时间较慢。

2）微处理器2采集到每个通道的实时数据后，需要通过微处理器1上传到控制器。由于微处理器2会采集到大量的实时数据，而这些数据需要多次分批才能传给微处理器1。在这个数据传输过程中也会浪费大量的时间。该点也就成为影响IO模块响应时间的因数。

现有的模拟量输出模块技术硬件架构，如图2所示，包括微处理器11、微处理器12、n个控制输出部分、微处理器13、HART调制电路、n个通道，每个通道连接一个控制输出部分电路，微处理器12的输入连接微处理器11的输出，其输出分别连接n个控制输出部分电路、微处理器13，微处理器13与HART调制电路连接，HART调制电路分别与n个控制输出部分电路连接，用于将HART协议的信号解调成为数字信号或者将数字信号调制成HART协议的信号。

控制器发送相关控制命令给微处理器11。微处理器12收到微处理器11的命令后，控制相关通道输出对应的信号大小。当控制器需要获取对应通道上的HART设备信息时，控制器发送数据给微处理器11，微处理器11再发送数据给微处理器12。微处理器12控制HART调制解调电路，与对应通道上的设备进行通讯，从而获取设备信息。

这种电路架构，由于架构比较复杂，使用了多个微处理器，导致数据传输的时间较长。影响整体IO模块的响应时间。

因此，对现在架构进行改进，提高IO模块的响应时间，是目前亟待解决的问题。

实用新型内容

本实用新型的目的是提供一种用于提高DCS系统的IO模块响应时间的电路，各通道分别采用各自的数据采集通路或数据输出通路，减少公用部分和微处理器数据，从而提高IO模块的响应时间。

本实用新型的上述实用新型目的通过以下技术方案得以实现：

一种用于提高DCS系统的IO模块响应时间的电路， DCS系统包括控制中心和至少一组IO模块，各组IO模块一个模拟量数据采集模块和一个模拟量输出模块，各模拟量数据采集模块包括一个采集控制子中心和至少一个数据采集通路，各数据采集通路分别与采集控制子中心连接，数据采集通路用于对将其通道采集的模拟量处理后传输给采集控制子中心，采集控制子中心同时采集每个通道的实时数据并进行存储，根据控制中心的需求将存储数据发送给控制中心。

本实用新型进一步设置为：各模拟量输出模块包括一个输出控制子中心和至少一个数据输出通路，各数据输出通路分别与输出控制子中心，输出控制子中心接收控制中心对某个通道的输出数据，控制相应通道的输出。

本实用新型进一步设置为：所有数据采集通路结构，所有数据输出通路结构相同。

本实用新型进一步设置为：各模拟量输出模块还包括一个HART调制电路，分别与输出控制子中心和各数据输出通路连接，用于将HART协议的信号解调成为数字信号或者将数字信号调制成HART协议的信号，在控制中心请求获取外部设备信息时，输出控制子中心控制HART调制电路获取外部设备信息并上传给控制中心。

本实用新型进一步设置为：输出控制子中心包括输出微处理器，数据输出通路包括数模转换电路。

本实用新型进一步设置为：采集控制子中心包括采集微处理器，数据采集通路包括模数转换电路。

与现有技术相比，本申请的有益技术效果为：

1.本申请通过对各通道设置各自的数据传输通路，各数据传输通路直接与控制子中心连接，减少传输过程中的传输过程和公共部分电路，节约了时间成本，提高了响应速度；

2.进一步地，本申请通过在数据采集架构与输出模块架构中减少微处理器数量，省略了二个微处理器之间的通讯时间， 缩短了IO模块的响应时间。

附图说明

图1是现有数据采集架构结构示意图；

图2是现有数据输出架构结构示意图；

图3是本申请的一个具体实施例的DCS系统结构示意图；

图4是本申请的一个具体实施例的模拟量数据采集模块结构示意图；

图5是本申请的一个具体实施例的模拟量输出模块结构示意图；

图6是本申请的一个具体实施例的微处理器结构示意图；

图7是本申请的一个具体实施例的数据采集通路结构示意图；

图8是本申请的一个具体实施例的数据输出通路结构示意图。

具体实施方式

以下结合附图对本实用新型作进一步详细说明。

本申请的一种用于提高DCS系统的IO模块响应时间的方法，DCS系统包括控制中心和m组IO模块，如图3所示，各组IO模块包括一个模拟量数据采集模块和一个模拟量输出模块，模拟量数据采集模块用于采集至少一个通道的模拟量。

模拟量输出模块用于输出至少一个通道的模拟量，各模拟量输出通道采用各自的数据输出通路与输出控制子中心进行数据交互，各采集控制子中心、各输出控制子中心分别与控制中心进行数据传输。

本申请的一种用于提高DCS系统的IO模块响应时间的电路，一个IO模块中包括一个模拟量数据采集模块和一个模拟量输出模块，其中，模拟量数据采集模块，如图4所示，包括一个采集控制子中心、n个采集通道和n个数据采集通路，n个数据采集通路分别与采集控制子中心连接，每个采集通道连接一个数据采集通路，采集控制子中心包括第一微处理器，用于数据采集和通讯，采集每个通道的数据，第一微处理器通过通讯通路AI或/和通讯通路BI与控制中心进行数据交互。

n个数据采集通路采用相同的电路架构。

数据采集通路包括一个独立的数据采集部分，用于对输入信号进行处理；处理方式包括：滤波、放大、模拟量转换成数字量等。

采集控制子中心实时并且同时采集每个通道的数据，将采集到的数据存储在自己的存储空间。当控制中心通过通讯A或/和通讯B通路向第一微处理器索要数据时，第一微处理器再将存储空间中的数据发送给控制中心。

模拟量输出模块，如图5所示，包括一个输出控制子中心、k个输出通道和k个数据输出通路、HART调制电路，k个数据输出通路分别与输出控制子中心连接，每个输出通道连接一个数据输出通路，输出控制子中心包括第二微处理器，用于数据处理和通讯，控制输出对应的通道，第二微处理器通过通讯通路AO或/和通讯通路BO与控制中心进行数据交互。

HART调制电路分别与输出控制子中心、k个数据输出通路连接，用于将HART协议的信号解调成为数字信号或者将数字信号调制成HART协议的信号。

k个数据输出通路采用相同的电路架构。

数据输出通路用于将数据信号转化成模拟信号并输出。

本申请中，m、n、k均是大于等于1的正整数。

第二微处理器实时控制每个通道输出的模拟量。当控制中心需要调整某个通道的输出值时，控制中心向第二微处理器发送相应数据，第二微处理器接受到数据后，控制对应通道的控制输出电路，使得通道输出对应的数值。当控制中心需要获取外部设备的信息时，控制中心向第二微处理器发送相应数据，第二微处理器控制HART调制电路，从而获取到外部的HART设备信息。获取到的信息，再上传到控制中心。

在本申请的一个具体实施例中，第一微处理器、第二微处理器采用相同的微处理器芯片，如图6所示。其中的SCL/SDA引出端用于通过通讯A通路或通讯B通路进行通讯。

数据采集通路、数据输出通路中分别设置有滤波、放大电路，用于对信号进行滤波与放大处理。

如图7所示，数据采集通路包括依次连接的电压跟随电路、模数转换电路U1，电压跟随电路包括运算放大器U2，采样C端和D端之间连接瞬态抑制二极管（TVS）D2，C端连接二极管D1的正极，二极管D1的负极连接电阻R5的一端、电容C4的一端、运算放大器U2的正输入端，电阻R5的另一端、电容C4的另一端连接到采样D端。运算放大器U2的负输入端与输出端连接，并连接到模数转换电路U1的输入端AIN0，模数转换电路U1的SCL端、SDA端分别与微处理器中的相应端口连接。

采样C端和D端采集到的模拟信号，经过电压跟随电路进行阻抗隔离后，进入模数转换电路U1转换为数字信号，传输给微处理器进行处理。

如图8所示， 数据输出通路包括依次连接的数模转换电路U4、恒流源电路，恒流源电路包括运算放大器U5A、运算放大器U5B、NPN三极管Q1、PNP三极管Q2，运算放大器U5A的正输入端连接数模转换电路U4的输出端VOUT，其负输入端连接NPN三极管Q1的发射极、电阻R9的一端，NPN三极管Q1的基极连接运算放大器U5A的输出端，NPN三极管Q1的集电极连接运算放大器U5B的正输入端、电阻R8的一端，电阻R8的另一端连接直流电源正端DVCC+；运算放大器U5B的负输入端连接PNP三极管Q2的发射极、电阻R10的一端, 电阻R10的另一端连接直流电源正端DVCC+,运算放大器U5B的输出端连接PNP三极管Q2的基极，PNP三极管Q2的集电极连接输出C端、电容C5的一端，电容C5的另一端、电阻R9的另一端连接到输出D端。

数模转换电路U4输出的电压VOUT，经过运算放大器U5A的电压跟随后，电阻R9端的电压等于VOUT，流过电阻R9的电流约等于流过电阻R8的电流，因运算放大器U5B的存在，NPN三极管Q1的集电极电压等于PNP三极管Q2发射极电压，从而计算出流过电阻R10的电流，也得出输出从输出端C到输出端D的电流。

数模转换电路U4输出的电压VOUT的变化，会引起流过电阻R10的电流变化，从而引出输出电流的变化。

微处理器发送的数字信号，通过数模转换电路U4的转换后，转换为模拟信号，经过恒流源电路，转换为电流信号输出。

本实施例的实施原理为：对每个输入或输出通道设置各自的数据通路，各通道的数据直接与微处理器进行交互，不需要公用通路，减少了由于开关选通而增加的时间延时，提高了模拟信号的传输效率。

在模拟量数据采集模块中，只设置一个微处理器，将与控制中心通讯和数据处理的功能全部放到一个微处理器中，减去了微处理器与微处理器之间的通讯时间，也可以缩短IO模块的响应时间。

同样地，模拟量输出模块中，只设置一个微处理器，将与控制中心通讯和数据处理的功能全部放到一个微处理器中，减去了微处理器与微处理器之间的通讯时间，也可以缩短IO模块的响应时间。

本具体实施方式的实施例均为本实用新型的较佳实施例，并非依此限制本实用新型的保护范围，故：凡依本实用新型的结构、形状、原理所做的等效变化，均应涵盖于本实用新型的保护范围之内。

Claims (6)

1.一种用于提高DCS系统的IO模块响应时间的电路，其特征在于，DCS系统包括控制中心和至少一组IO模块，各组IO模块一个模拟量数据采集模块和一个模拟量输出模块，各模拟量数据采集模块包括一个采集控制子中心和至少一个数据采集通路，各数据采集通路分别与采集控制子中心连接，数据采集通路用于对将其通道采集的模拟量处理后传输给采集控制子中心，采集控制子中心同时采集每个通道的实时数据并进行存储，根据控制中心的需求将存储数据发送给控制中心。

2.根据权利要求1所述用于提高DCS系统的IO模块响应时间的电路，其特征在于，各模拟量输出模块包括一个输出控制子中心和至少一个数据输出通路，各数据输出通路分别与输出控制子中心，输出控制子中心接收控制中心对某个通道的输出数据，控制相应通道的输出。

3.根据权利要求2所述用于提高DCS系统的IO模块响应时间的电路，其特征在于，所有数据采集通路结构，所有数据输出通路结构相同。

4.根据权利要求2所述用于提高DCS系统的IO模块响应时间的电路，其特征在于，各模拟量输出模块还包括一个HART调制电路，分别与输出控制子中心和各数据输出通路连接，用于将HART协议的信号解调成为数字信号或者将数字信号调制成HART协议的信号，在控制中心请求获取外部设备信息时，输出控制子中心控制HART调制电路获取外部设备信息并上传给控制中心。

5.根据权利要求2所述用于提高DCS系统的IO模块响应时间的电路，其特征在于，输出控制子中心包括输出微处理器，数据输出通路包括数模转换电路。

6.根据权利要求1所述用于提高DCS系统的IO模块响应时间的电路，其特征在于，采集控制子中心包括采集微处理器，数据采集通路包括模数转换电路。

Images