CN215492359U

CN215492359U - 一种二进制全光全加器的故障模拟装置

Info

Publication number: CN215492359U
Application number: CN202120900454.XU
Authority: CN
Inventors: 朱爱军; 古展其; 胡聪; 牛军浩; 许川佩; 万春霆
Original assignee: Guilin University of Electronic Technology
Current assignee: Guilin University of Electronic Technology
Priority date: 2021-04-26
Filing date: 2021-04-26
Publication date: 2022-01-11
Anticipated expiration: 2031-04-26

Abstract

本实用新型公开了一种二进制全光全加器的故障模拟装置，该装置针对MRR在实际生产和使用过程中会发生故障的问题，建立了基于MRR故障的全光全加器故障模拟装置。所提出的故障模拟装置由测试信号发生器，控制信号发生器，微环谐振器及分支耦合器构成片上光网络结构。测试信号发生器持续向输入端口CW输入高电平信号，控制信号发生器分别向三个MRR发送控制信号使其处于谐振或非谐振状态。在测试信号输入期间，不断改变谐振器上的控制信号，并加入模拟的MRR故障，观察CO和Y端口的输出信号，对收集到的信号进行分析和判断。

Description

一种二进制全光全加器的故障模拟装置

技术领域

本实用新型涉及片上光网络测试技术领域，具体涉及一种二进制全光全加器(Optical Full Adder,OFA)的故障模拟装置。

背景技术

片上光网络近年来一直是研究的热点，尤其是硅光子学的快速发展，加速了光学器件与集成电路的融合并形成了一个新的技术领域——集成光学。集成光学就是在硅片上集成光学器件,得益于互补金属氧化物与硅片兼容的工艺,实现了光学在集成系统上的信息处理。基于光信号的片上光网络与基于电信号的传统电片上网络相比具有更小的电磁干扰，更高的传输带宽以及更低的传输损等优点。

然而，经过实验室的多次测试评估后发现，片上光网络的核心器件微环谐振器MRR的制作工艺要求精度很高，且成品在工作时对温度的波动比较敏感，其谐振波长容易产生漂移，而MRR的故障会大大降低计算器件的正确性，从而会对整个系统的可靠性带来不利的影响。

因此，本专利在使用光学器件建立了全光全加器模型的基础上，加入了模拟MRR故障的功能，实现了对全光全加器在实际工作情况下的故障模拟分析，对将来研究开发相类似功能的光学计算器件具有积极的指导作用。

实用新型内容

本实用新型所要解决的技术问题是针对MRR存在的固有缺陷，提供一种全光全加器在MRR故障下的故障模拟装置。

本实用新型为解决上述技术问题采用以下技术方案：

二进制全光全加器的故障模拟装置，包括测试信号发生器、控制信号发生器、微环谐振器MRR、Y分支耦合器；测试信号发生器包括电信号激励源和光电耦合器，激励源发射的电信号经过光电耦合器转化后，输出与MRR的谐振频率相同的光信号；控制信号发生器产生控制信号，可控制各个微环谐振器的谐振状态；微环谐振器MRR根据谐振状态可分为两种情况，一种是处于谐振状态，此时与谐振器的谐振频率相同的信号经过该谐振器时会发生谐振，光信号将经过谐振腔进入谐振环路中后从另一端谐振腔处输出；另一种是处于非谐振状态，此时无论何种信号经过该谐振器均不会发生谐振，光信号将继续保持在原来的波导路径中传输；Y分支耦合器是一种三端光器件，当单端口作为信号输入口时，双端口将等概率输出输入的信号；当双端口作为信号输入口时，单端口将输出双端口信号处两个信号的和。

所述的二进制全光全加器，每个微环谐振器MRR的生产和使用环境条件完全一样，即谐振频率相同。

所述的二进制全光全加器，控制信号发生器输出的控制信号控制微环谐振器MRR的谐振状态具体为：当控制信号发生器输出的控制信号为1时，微环谐振器MRR处于非谐振状态；当控制信号发生器输出的控制信号为0时，微环谐振器MRR处于谐振状态。

要对二进制全光全加器故障模拟装置，包括以下步骤：测试信号发生器持续向输入端口输入恒定的测试信号，该测试信号与微环谐振器MRR的谐振频率一致；在测试信号输入的同时，控制信号发生器c3、c2、c1按照000，001，010，011，100，101，110，111的顺序依次输出控制信号，依次改变微环谐振器的谐振状态，在Y端口观察结果信号，在CO端口观察进位信号；

(Ⅰ)若将某一个环设置为呆滞0故障，当该微环谐振器本来处于非谐振状态时，由于呆滞0故障的存在而使得该微环谐振器持续保持谐振状态；

(Ⅱ)若将某一个环设置为呆滞1故障，当该微环谐振器本来处于谐振状态时，由于呆滞1故障的存在而使得该微环谐振器持续保持非谐振状态；

(Ⅲ)基于上述两个故障情况，令所有微环谐振器依次发生呆滞0和呆滞1故障，并记录所有情况下Y端口和CO端口的输出信号。

所述的二级制全光全加器，每次只模拟一个微环谐振器的故障且该故障只可能是呆滞0或呆滞1状态。

附图说明

图1为模拟故障装置的组合逻辑电路结构图。

图2为模拟故障装置的结构示意图。

图3为MRR在发生呆滞0故障时的示意图。

图4为MRR在发生呆滞1故障时的示意图。

图5为故障模拟装置在MRR1发生呆滞0故障时的输入和输出信号。

图6为故障模拟装置在MRR1发生呆滞1故障时的输入和输出信号。

具体实施方式

下面结合附图对本实用新型的技术方案做进一步的说明。

本实用新型提出的二进制全光全加器故障模拟装置，如图2所示，主要由测试信号发生器、控制信号发生器、微环谐振器MRR、Y分支耦合器组成。测试信号发生器向输入端口持续发送测试信号，控制信号发生器c1、c2、c3依次给三个微环谐振器发送控制信号，Y分支耦合器根据连接方式的不同可实现传输路径一分为二或二合一的功能。

三个微环谐振器的谐振频率均相同，测试信号发生器所发送的信号频率与三个微环谐振器的谐振频率也相同，且控制信号发生器所发送的控制信号可以控制微环谐振器的谐振状态。当控制信号发生器给微环谐振器发送控制信号0时，微环谐振器开启谐振状态，此时与该微环谐振器谐振频率相同的信号将通过谐振器的谐振腔耦合进入到谐振环中；当控制信号发生器给微环谐振器发送控制信号1时，微环谐振器关闭谐振状态，此时无论何种频率的信号通过该微环谐振器均无法触发谐振器的谐振状态，从而使得信号继续保持在原来的通路中传输。

根据MRR在实际使用过程中发生的故障，通过对MRR进行故障检测和分析，建立了以下两种故障模型：

MRR呆滞0故障模型(Stuck at 0 Fault)：

呆滞0故障表示谐振器由于故障存在而使得谐振状态处于开启状态，具体体现为向谐振器发送控制信号1关闭谐振状态，使微环谐振器的状态为“OFF”时，由于该故障的存在而导致谐振器实际处于谐振开启的状态，即微环谐振器的实际状态为“ON”，如图3所示。

呆滞1故障表示谐振器由于故障存在而使得谐振状态处于关闭状态，具体体现为向谐振器发送控制信号0开启谐振状态，使微环谐振器的状态为“ON”时，由于该故障的存在而导致谐振器实际处于谐振关闭的状态，即微环谐振器的实际状态为“OFF”，如图4所示。

上述装置所实现的一种二进制全光全加器模拟装置，结合图1和图2，具体包括以下步骤：

在图1中，测试信号发生器向输入端口持续发送与谐振器同频率的测试信号，控制信号发生器分别对三个谐振器发送控制信号，令其处于谐振或非谐振状态。在图2中，ctr1、ctr2、ctr3表示控制器发生器的信号输入源，其频率与谐振器的频率一致；ctr_1、ctr_2、ctr_3 表示控制器的控制端，其控制谐振器的输入端与输出端的连通状态；c1、c2、c3表示控制器发生器的输出端，分别表示了X1、X2和CI的输入。当ctr_1＝0时，表示控制器S1的输出端与输入端连接断开，此时ctr1＝1，c1＝0，开启谐振器的谐振状态；当ctr_1＝1时，表示控制器 S1的输出端与输入端连通，此时ctr1＝1，c1＝1，关闭谐振器的谐振状态。

当谐振器发生呆滞故障时，全加器的计算将被影响，根据呆滞0和呆滞1的故障表现为不同的输出结果，如控制信号发生器发送控制信号“110”，即MRR1和MRR2的谐振状态关闭，MRR3谐振状态开启，模拟MRR1发生呆滞0故障时的情况如下所示：

若MRR1发生呆滞0故障，具体表现为当控制信号发生器向MRR1发送控制信号1 时，本应处于谐振关闭状态的M1此时由于呆滞故障0而导致了谐振开启，故而信号不会从 T1端输出，而从D1端输出，表示为T1＝0，D1＝1；而基于T1输入的后续信号也将没有输出，即表示为Q2＝0，Q1＝0；当D1输出的信号经过M2谐振器时，由于M2谐振器处于谐振关闭状态，因此D1端的输入信号将从T2端输出，D2端将没有信号，表示为T2＝1，D2＝0；T2 端和Q1端的输出信号会经过或门电路A2进行和运算，其或门输出表示为o2＝T2+Q1＝1+0＝1； D2端和Q2端的输出信号经过或门电路A1进行和运算，其输出表示为o1＝D2+Q2＝0+0＝0；此时信号从o2输出，o2的输出与o1的输出经过M3谐振器时，此时由于M3谐振器处于谐振开启状态，从o2输入的信号将从D4端输出，T3端没有信号输出，表示为T3＝0，D4＝1；从o1输入的信号将从D0端输出，D3端没有信号输出，表示为D0＝0，D3＝0；D3端和D4 端的输出将在或门电路A3进行和运算，其输出表示为结果Y＝D3+D4＝0+1＝1；T3端和Q2 端的输出将在或门电路A4进行和运算，其输出表示为进位CO＝T3+Q2＝0+0＝0；至此，根据全加器的计算公式X1+X2+C(i-1)＝COY，原本的计算等式1+1+0＝10(B)＝2(D)，由于MRR1呆滞0的故障存在，其运算结果变成了1+1+0＝01(B)＝1(D)的错误结果，运算结果如图5所示

当控制信号发生器发送控制信号“011”，即MRR1的谐振状态开启，MRR2和MRR3 的谐振状态关闭，模拟MRR1发生呆滞1故障时的情况如下所示：

若MRR1发生呆滞1故障，具体表现为当控制信号发生器向MRR1发送控制信号0 时，本应处于谐振开启状态的M1此时由于呆滞故障1而导致了谐振关闭，故而信号不会从 D1端输出，而从T1端输出，表示为T1＝1，D1＝0；而基于D1输入的后续信号也将没有输出，即表示为T2＝0，D2＝0；当T1输出的信号经过M2谐振器时，由于M2谐振器处于谐振关闭状态，因此T1端的输入信号将从Q2端输出，Q1端将没有信号，表示为Q2＝1，Q1＝0；T2 端和Q1端的输出信号会经过或门电路A2进行和运算，其或门输出表示为o2＝T2+Q1＝0+0＝0； D2端和Q2端的输出信号经过或门电路A1进行和运算，其输出表示为o1＝D2+Q2＝0+1＝1；此时信号从o1输出，o2的输出与o1的输出经过M3谐振器时，此时由于M3谐振器处于谐振关闭状态，从o1输入的信号将从D3端输出，D0端没有信号输出，表示为D3＝1，D0＝0；从o2输入的信号将从T3端输出，D4端没有信号输出，表示为T3＝0，D4＝0；D3端和D4端的输出将在或门电路A3进行和运算，其输出表示为结果Y＝D3+D4＝1+0＝1；T3端和Q2端的输出将在或门电路A4进行和运算，其输出表示为进位CO＝T3+Q2＝0+1＝1；至此，根据全加器的计算公式X1+X2+C(i-1)＝COY，原本的计算等式0+1+1＝10(B)＝2(D)，由于MRR1呆滞1 的故障存在，其运算结果变成了1+1+0＝11(B)＝3(D)的错误结果，运算结果如图6所示。

此外还有MRR2和MRR3分别发生呆滞故障0和呆滞故障1的情况，与上述MRR1 故障的情况类似，故在此不再重复描述。

本实用新型的技术内容及技术特征已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的揭示而作种种不背离本实用新型意图的替换及修饰，因此，本实用新型的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本实用新型的替换及修饰，并为本专利申请权利要求所涵盖。

Claims

1.一种二进制全光全加器的故障模拟装置，其特征在于，包括测试信号发生器、控制信号发生器、微环谐振器MRR、Y分支耦合器；

测试信号发生器包括电信号激励源和光电耦合器，激励源发射的电信号经过光电耦合器转化后，输出与微环谐振器MRR的谐振频率相同的光信号；

控制信号发生器产生控制信号，可控制各个微环谐振器的谐振状态；

微环谐振器MRR根据谐振状态可分为两种情况，一种是处于谐振状态，此时与谐振器的谐振频率相同的信号经过该谐振器时会发生谐振，光信号将经过谐振腔进入谐振环路中后从另一端谐振腔处输出；另一种是处于非谐振状态，此时无论何种信号经过该谐振器均不会发生谐振，光信号将继续保持在原来的波导路径中传输；

Y分支耦合器是一种三端光器件，当单端口作为信号输入口时，双端口将等概率输出输入的信号；当双端口作为信号输入口时，单端口将输出双端口信号处两个信号的和。

2.根据权利要求1所述的二进制全光全加器故障模拟装置，其特征是，每个微环谐振器MRR的生产和使用环境条件完全一样，即谐振频率相同。

3.根据权利要求1所述的二进制全光全加器故障模拟装置，其特征是，控制信号发生器输出的控制信号控制微环谐振器MRR的谐振状态具体为：

当控制信号发生器输出的控制信号为1时，微环谐振器MRR处于非谐振状态；

当控制信号发生器输出的控制信号为0时，微环谐振器MRR处于谐振状态。

4.根据权利要求1所述的二进制全光全加器故障模拟装置，该装置存在呆滞0和呆滞1故障，其特征是，当某个微环谐振器MRR发生呆滞0故障时，使得该微环谐振器原本应该由谐振状态转为非谐振状态时，由于该故障的存在而使得该微环谐振器继续保持谐振状态；

当某个微环谐振器MRR发生呆滞1故障时，使得该微环谐振器原本应该由非谐振状态转为谐振状态时，由于该故障的存在而使得该微环谐振器继续保持非谐振状态。

5.根据权利要求4所述的故障模拟装置，其特征是，每次只模拟一个微环谐振器的故障且该故障只可能是呆滞0或呆滞1状态。