CN215222021U - 一种多路电容麦的同步采样电路、系统及装置 - Google Patents

Abstract

本实用新型公开了一种多路电容麦的同步采样电路、系统及装置，电容麦电路模块、接收电路模块、信号放大电路模块以及信号处理模块；信号处理模块包括ADC采样电路模块、DSP处理器模块以及DAC模块；电容麦电路模块的输出端连接至接收电路模块的输入端，接收电路模块的输出端连接至信号放大电路模块的输入端，信号放大电路模块的输出端连接至ADC采样电路模块的输入端，ADC采样电路模块的输出端连接至DSP处理器模块的输入端，DSP处理器模块的输出端连接至DAC模块的输入端；本实用新型提供的电路原理简单，增益调节更方便快捷，同时扩展性能强，可以实现多路信号的同步模数转换以及采样，可广泛应用于集成电子电路技术领域。

Description

一种多路电容麦的同步采样电路、系统及装置

技术领域

本实用新型涉及集成电子电路技术领域，尤其是一种多路电容麦的同步采样电路、系统及装置。

背景技术

现有技术中，对于通用的48V电容麦电路，首先是通过48V电压对电容麦进行供电驱动，电容麦将外部声音信号转换成电信号后进行放大、滤波等处理，再将得到的模拟信号转换为数字信息，通过例如DSP处理器等处理核心进行运算处理，并将输出得到的数字信号进行数模转换得到相应的模拟信号。

但是现有的电容麦电路也存在着以下的不足或缺陷，例如：大多设备都单路48V电容麦电路，很少采用多路电路的方案；由于48V电容麦信号接收增益电路通常采用运放差分电路，其电路过于原始导致单个运算放大器噪声大；少部分的多路48V电容麦电路，在信号输入时无法做到ADC(模拟转数字)时钟同步采样，很难保证每个通道数据的一致性。

实用新型内容

为解决上述技术问题之一，本实用新型的目的在于：提供一种原理简单，增益便于调节且共模抑制比较高的多路电容麦的同步采样电路、系统及装置。

本实用新型所采取的技术方案是：

第一方面，本实用新型方案提供了一种多路电容麦的同步采样电路，包括电容麦电路模块、接收电路模块、信号放大电路模块以及信号处理模块；

其中，所述信号处理模块包括ADC采样电路模块、DSP处理器模块以及DAC模块；所述电容麦电路模块的输出端连接至所述接收电路模块的输入端，所述接收电路模块的输出端连接至所述信号放大电路模块的输入端，所述信号放大电路模块的输出端连接至所述ADC采样电路模块的输入端，所述ADC采样电路模块的输出端连接至所述DSP处理器模块的输入端，所述DSP处理器模块的输出端连接至所述DAC模块的输入端。

在一些可选的实施例中，所述电容麦电路模块包括电容麦传感器和开关三极管；

所述开关三极管的基极接入控制信号，所述开关三极管的集电极连接电源，所述开关三极管的发射极连接至所述电容麦传感器。

在一些可选的实施例中，所述接收电路模块为平衡运算放大器接收电路，其包括第一运算放大器、第二运算放大器以及第三运算放大器，所述第一运算放大器的同相输入端连接至所述电容麦电路模块的输出端，所述第二运算放大器的同相输入端连接至所述电容麦电路模块的输出端，所述第一运算放大器的输出端连接至所述第三运算放大器的反相输入端，所述第二运算放大器的输出端连接至所述第三运算放大器的同相输入端。

在一些可选的实施例中，所述信号放大电路模块包括CD4052芯片、第四运算放大器、第五运算放大器和第六运算放大器；所述CD4052芯片的输入引脚连接至所述平衡运算放大器接收电路的输出端，所述CD4052芯片的输出引脚连接至所述第五运算放大器的反相输入端，所述第五运算放大器的输出端连接至所述第六运算放大器的反相输入端；所述第四运算放大器的反相输入端连接至所述平衡运算放大器接收电路的输出端，所述第四运算放大器的输出端连接至所述第五运算放大器的反相输入端。

在一些可选的实施例中，所述ADC采样电路模块为CS5368芯片。

在一些可选的实施例中，所述DAC模块为CS4383芯片。

在一些可选的实施例中，所述ADC采样电路模块通过TDM总线连接至所述DSP处理器模块，所述DAC模块通过TDM总线连接至所述DSP处理器模块。

在一些可选的实施例中，所述电路包括至少一个所述电容麦电路模块、至少一个所述接收电路模块以及至少一个所述信号放大电路模块。

第二方面，本实用新型提供一种多路电容麦的同步采样系统，该系统包含了第一方案中任意一种多路电容麦的同步采样电路。

第三方面，本实用新型提供一种多路电容麦的同步采样装置，该装置包含了第二方面中一种多路电容麦的同步采样系统。

本实用新型的有益效果是：本申请的技术方案通过在电容麦电路中设置接收电路模块，通过接收电路模块内置的运算放大器对电容麦电路模块的输入信号进行差分平衡，进而提高共模抑制比；本申请方案所提供的电路原理简单，增益调节更为方便快捷，同时扩展性能强，可以实现多路信号的同步模数转换以及采样。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例提供的一种多路电容麦的同步采样电路的模块示意图；

图2为本实用新型实施例提供的另一种多路电容麦的同步采样电路的模块示意图；

图3为本实用新型实施例提供一种多路电容麦的同步采样电路的电路原理图；

图4为本实用新型实施例提供的多路电容麦的同步采样电路中信号处理模块的电路原理图；

图5为本实用新型实施例中时分复用模式下交叉位脉冲的示意图。

具体实施方式

下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能理解为对本实用新型的限制。

在本实用新型的描述中，需要理解的是，术语“长度”、“上”、“下”、“前”、“后”、“左”、“右”、“顶”、“内”、“外”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

第一方面，如图1所示，本实用新型所提供的一种多路电容麦的同步采样电路，该电路包括电容麦电路模块、接收电路模块、信号放大电路模块以及信号处理模块；

其中，信号处理模块包括ADC采样电路模块、DSP处理器模块以及DAC模块；而电容麦电路模块的输出端连接至接收电路模块的输入端，接收电路模块的输出端连接至信号放大电路模块的输入端，信号放大电路模块的输出端连接至ADC采样电路模块的输入端，ADC采样电路模块的输出端连接至DSP处理器模块的输入端，DSP处理器模块的输出端连接至DAC模块的输入端。

具体在实施例中，如图2所示，电容麦电路模块其可以采用48V电容麦电路，通过48V电源进行供电，其用于采集信号，该音频信号即为整个电路的输入信号；48V电容麦电路将获取得到的音频信号传输至接收电路模块，由接收电路模块进行信号的去噪以及差分平衡，提高整个电路的共模抑制比，实施例中该接收电路模块可以采用平衡运算放大器接收电路，经由平衡运算放大器接收电路处理后的信号，再传输至信号放大电路模块，该模块主要用于对处理后的信号进行放大，并将放大后的信号输送至后续的信号处理模块。在信号处理模块中，ADC采样电路模块对接收到的模拟信号进行转换以及采样得到相应的数字信号，再将该数字信号输出至DSP处理器模块，进行存储等操作，再将数字信号输出至DAC模块，由DAC模块将数字信号转换为模拟信号进行输出。除此之外，本实施例电路中还可以包括用户操作页面模块，用于进行用户交互，通过图像化的界面获取用户的控制指令。

如图3所示，在一些可行的实施例中，电容麦电路模块包括电容麦传感器K1和开关三极管Q7；

其中，开关三极管Q7的基极接入控制信号，该控制信号可用于控制电容麦传感器K1是否进行音频信号的采集，开关三极管的集电极连接电源，电源电压为48V，开关三极管的发射极连接至电容麦传感器；电容麦传感器K1的引脚1接地，引脚2用于输出采集得到的音频信号，引脚3通过开关三极管Q7接电源。

具体地，在实施例的48V电容麦电路中，电容麦传感器K1为48V电容麦传感器，将外部的声音转换成电信号，Q7为48V电压开关三极管,可以由输入控制是否给电容麦上电。此外，电路中还包括LED2为指示灯，其可以用于显示48V电容麦的工作状态。

在一些可行的实施例中，接收电路模块为平衡运算放大器接收电路；在平衡运算放大器接收电路中，包括第一运算放大器U22A、第二运算放大器U22B以及第三运算放大器U23A；

其中，第一运算放大器U22A的同相输入端连接至电容麦电路模块的输出端，接收48V电容麦电路采集得到的音频信号；第二运算放大器U22B的同相输入端连接至电容麦电路模块的输出端，同样也是用于接收48V电容麦电路采集得到的音频信号，第一运算放大器U22A的输出端连接至第三运算放大器U23A的反相输入端，第二运算放大器U22B的输出端连接至第三运算放大器U23A的同相输入端。此外，第一运算放大器U22A的反相输入端还连接至第二运算放大器U22B的反相输入端；第三运算放大器U23A的输出端连接至其反相输入端形成负反馈。

具体地，如图3所示，在实施例的平衡运算放大器接收电路中，采用平衡式传输可以保证良好的抗噪声性能，作为平衡输入放大电路，当其接收平衡输出电路的输出信号时，可以对共模噪声产生相当大的抑制作用；其由运算放大器U22A、U22B以及U23A组成。48V电容麦传感器信号经电阻R38、电阻R57、电容C22、电容C40以及电阻R40组成的阻抗匹配后分别进入两只远放的同相输入端进行放大，电阻R45-R47决定两只运放的增益。运算放大器U23A外围元件构成增益为0dB的不平衡信号变换器，它将前级送来的双端输入信号转换成单端输出信号。

在一些可行的实施例中，信号放大电路模块包括CD4052芯片、第四运算放大器U23B、第五运算放大器U24A和第六运算放大器U24B；

其中，CD4052芯片的输入引脚Y0-Y3均通过电阻连接至平衡运算放大器接收电路的输出端，CD4052芯片的输出引脚Y连接至第五运算放大器U24A的反相输入端，第五运算放大器U24A的输出端连接至第六运算放大器U24B的反相输入端；第四运算放大器U23B的反相输入端连接至平衡运算放大器接收电路的输出端，第四运算放大器U23B的输出端连接至第五运算放大器U24A的反相输入端。此外，三个运算放大器均形成负反馈连接，运算放大器的正相输入端均接地。

具体地，在实施例的信号放大电路中，由U41A为模拟开关CD4052(4选1)芯片，它和U23B运放组成4级信号大小可调的增益级，由芯片的引脚10，引脚9二进制选择。信号通过运算放大器U24A和U24B构成正负平衡信号输出，刚好对应ADC(模拟转数字)的平衡输入端口。

在一些可行的实施例中，ADC采样电路模块为CS5368芯片；

具体地，如图4所示，在实施例中，ADC采样电路模块U16为Cirrus Logic公司的一款A/D转换器产品，标号CS5368；CS5368芯片是114分贝，192赫兹，4/6/8轨道A/D转换器,其数据位数为：24位转换；采样频率可达192千赫。其接口模式为8轨道TDM接口模式，左对齐，I2S,TDM模式。可由DSP处理器的接口决定。本实施例电路采用TDM模式和DSP处理器相连。

在一些可行的实施例中，DAC模块为CS4383芯片；

具体地，如图4所示，在实施例中，DCA模块U11为Cirrus Logic公司的一款兼具DSD支持和快速存取数字滤波功能以及TDM界面的24位8声道D/A转换器,具有多位Delta-Sigma结构的芯片，标号为CS4383；其数据位数为24位转换；其转换率可达40K-192千赫。其接口模式可以支持业界标准TDM界面；在本实施例电路中采用TDM模式和DSP处理器相连。

在一些可行的实施例中，ADC采样电路模块通过TDM总线连接至DSP处理器模块，DAC模块通过TDM总线连接至DSP处理器模块；

具体地，如图5所示，实施例中采用的TDM总线连接是一种时分复用模式；时分复用是指一种通过不同信道或时隙中的交叉位脉冲，同时在同一个通信媒体上传输多个数字化数据、语音和视频信号等的技术。TDM技术利用每个信号在时间上的交叉，就可以在一条物理信道上传输多个数字信号。

在一些可行的实施例中，本实施例的电路可以包括若干电容麦电路模块，若干个接收电路模块以及若干的信号放大电路模块，能够实现多路音频信号的同步ADC(模拟转数字)采样。

第二方面，本实用新型提供一种多路电容麦的同步采样系统，该系统包含了第一方案中任意一种多路电容麦的同步采样电路。

第三方面，本实用新型还提供了一种多路电容麦的同步采样装置，该装置包含了第二方面中一种多路电容麦的同步采样系统。

综上所述，本实用新型与现有技术相比，具有以下的特点或优点：

1：本实用新型的技术方案采用放算放大器做差分平衡输入，能够提高共模抑制比；

2：本实用新型的技术方案可实现多路信号同步ADC(模拟转数字)采样；

3：本实用新型的技术方案电路简单，增益便于调节。

在本说明书的描述中，参考术语“一个实施方式”、“另一实施方式”或“某些实施方式”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。

尽管已经示出和描述了本实用新型的实施方式，本领域的普通技术人员可以理解：在不脱离本实用新型的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本实用新型的范围由权利要求及其等同物限定。

Claims (10)

1.一种多路电容麦的同步采样电路，其特征在于，包括电容麦电路模块、接收电路模块、信号放大电路模块以及信号处理模块；

所述信号处理模块包括ADC采样电路模块、DSP处理器模块以及DAC模块；所述电容麦电路模块的输出端连接至所述接收电路模块的输入端，所述接收电路模块的输出端连接至所述信号放大电路模块的输入端，所述信号放大电路模块的输出端连接至所述ADC采样电路模块的输入端，所述ADC采样电路模块的输出端连接至所述DSP处理器模块的输入端，所述DSP处理器模块的输出端连接至所述DAC模块的输入端。

2.根据权利要求1所述的一种多路电容麦的同步采样电路，其特征在于，所述电容麦电路模块包括电容麦传感器和开关三极管；

所述开关三极管的基极接入控制信号，所述开关三极管的集电极连接电源，所述开关三极管的发射极连接至所述电容麦传感器。

3.根据权利要求1所述的一种多路电容麦的同步采样电路，其特征在于，所述接收电路模块为平衡运算放大器接收电路，其包括第一运算放大器、第二运算放大器以及第三运算放大器，所述第一运算放大器的同相输入端连接至所述电容麦电路模块的输出端，所述第二运算放大器的同相输入端连接至所述电容麦电路模块的输出端，所述第一运算放大器的输出端连接至所述第三运算放大器的反相输入端，所述第二运算放大器的输出端连接至所述第三运算放大器的同相输入端。

4.根据权利要求3所述的一种多路电容麦的同步采样电路，其特征在于，所述信号放大电路模块包括CD4052芯片、第四运算放大器、第五运算放大器和第六运算放大器；所述CD4052芯片的输入引脚连接至所述平衡运算放大器接收电路的输出端，所述CD4052芯片的输出引脚连接至所述第五运算放大器的反相输入端，所述第五运算放大器的输出端连接至所述第六运算放大器的反相输入端；所述第四运算放大器的反相输入端连接至所述平衡运算放大器接收电路的输出端，所述第四运算放大器的输出端连接至所述第五运算放大器的反相输入端。

5.根据权利要求1所述的一种多路电容麦的同步采样电路，其特征在于，所述ADC采样电路模块为CS5368芯片。

6.根据权利要求1所述的一种多路电容麦的同步采样电路，其特征在于，所述DAC模块为CS4383芯片。

7.根据权利要求1所述的一种多路电容麦的同步采样电路，其特征在于，所述ADC采样电路模块通过TDM总线连接至所述DSP处理器模块，所述DAC模块通过TDM总线连接至所述DSP处理器模块。

8.根据权利要求1-6任一项所述的一种多路电容麦的同步采样电路，其特征在于，所述电路包括至少一个所述电容麦电路模块、至少一个所述接收电路模块以及至少一个所述信号放大电路模块。

9.一种多路电容麦的同步采样系统，其特征在于，所述系统包括如权利要求1-8任一项所述的一种多路电容麦的同步采样电路。

10.一种多路电容麦的同步采样装置，其特征在于，所述装置包括如权利要求9所述的一种多路电容麦的同步采样系统。

Images