CN215006633U - 一种录波器的数据采集卡 - Google Patents

Abstract

本申请公开了一种录波器的数据采集卡，包括控制单元和存储单元，所述控制单元和存储单元电连接；控制单元包括PCIE接口；控制单元，用于接收上位机发送的数据采集指令；根据数据采集指令，获取采样数据；将采样数据保存至存储单元按照预设传输频率，通过PCIE接口将保存在存储单元的采样数据发送至上位机；存储单元，用于保存采样数据；PCIE接口，用于根据预设传输频率将保存在存储单元的采样数据发送至所述上位机。根据本申请实施例，基于数据采集卡的存储单元可以适应PCIE的传输速率，及时完成数据的处理，提升PCIE数据传输的可靠性。

Description

一种录波器的数据采集卡

技术领域

本申请属于电力技术领域，尤其涉及一种录波器的数据采集卡。

背景技术

录波器主要是用于监测电力系统运行状况的自动记录设备，目前，在录波器采集数据时，可以基于高速串行计算机总线(Peripheral Component Interconnect Express,PCIE)实现高速的数据采集。

但是，在相关技术中，录波器的数据采集卡存在的一些缺陷，有时无法适应PCIE高速数据传输性能，数据处理不及时，可能发生数据丢失等问题。

实用新型内容

本申请实施例提供一种录波器的数据采集卡，能够在录波器采集数据时，基于数据采集卡的存储单元可以实现根据采样率和存储深度进行调节，适应PCIE的传输速率，及时完成数据的处理，尽可能的避免了数据丢失等问题的发生。

本申请实施例提供一种录波器的数据采集卡，其特征在于，所述数据采集卡包括控制单元和存储单元，所述控制单元和所述存储单元电连接；所述控制单元包括所述PCIE接口；

所述控制单元，用于接收上位机发送的数据采集指令；根据所述数据采集指令，获取采样数据；将所述采样数据保存至存储单元；按照预设传输频率，通过PCIE接口将保存在所述存储单元的所述采样数据发送至所述上位机；

所述存储单元，用于保存所述采样数据；

所述PCIE接口，用于根据预设传输频率将保存在所述存储单元的所述采样数据发送至所述上位机。

可选的，所述数据采集卡，还包括GPS接收单元；所述GPS接收单元与所述控制单元电连接；

所述GPS接收单元，用于将采集GPS时间信息发送至所述控制单元。

可选的，所述数据采集卡，还包括模拟量输入单元；所述模拟量输入单元与所述控制单元电连接；

所述模拟量输入单元用于采集模拟量信息传输至所述控制单元。

可选的，所述模拟量输入单元包括多个模拟量处理子单元，每个所述模拟量处理子单元包括信号输入模块、信号调理模块以及ADC模块；

所述信号输入模块用于接收输入的模拟量信息、并将所述模拟量信息发送至信号调理模块；

所述信号调理模块用于调理所述模拟量信息、并将调理后的模拟量信息发送至所述ADC模块；

所述ADC模块用于将调理后的所述模拟量信息发送至所述控制单元。

可选的，所述信号调理模块包括运放调理电路。

可选的，所述ADC模块包括六通道ADC芯片。

可选的，所述数据采集卡，还包括同步信息采集单元；所述同步信息采集单元与所述控制单元电连接；

所述同步信息采集单元用于将同步信号信息发送至所述控制单元。

可选的，所述控制单元包括FPGA芯片。

可选的，所述存储单元包括DDR内存芯片。

可选的，所述控制单元和所述存储单元设置于A7核心板。

本申请实施例的录波器的数据采集卡，包括了包括控制单元和存储单元，能够基于存储单元，控制单元可以先将根据数据采集指令采集到的采样数据缓存至存储单元，再按照预设的传输频率，通过PCIE接口将采样数据发送至上位机。由此，在录波器采集数据时，基于存储单元可以实现根据采样率和存储深度进行调节，适应PCIE的传输速率，及时完成数据的处理，尽可能的避免了数据丢失等问题的发生，提升PCIE数据传输的可靠性。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一些实施例提供的数据采集卡的结构示意图；

图2是本申请另一些实施例提供的数据采集卡的结构示意图；

图3是本申请一些实施例提供的模拟量处理子单元的结构示意图。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本申请，并不被配置为限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

在现代电网系统中，故障录波器的主要功能是记录系统故障动态过程。当系统发生大扰动，如短路故障、频率或电压崩溃、系统震荡等，录波器能够快速记录电网电流、电压、功率(有功、无公)、系统频率等参数的全过程等参数的全过程变化情况。基于PCIE总线的录波器可以实现较高速的数据传输和实时信息处理。

但是，由于相关技术中的录波器数据采集卡存在的一些缺陷，有时无法适应PCIE高速数据传输性能，数据处理不及时，由此导致发生数据丢失等问题。

为了解决现有技术问题，本申请实施例提供了一种录波器的数据采集卡，能够在录波器采集数据时，基于存储单元可以实现根据采样率和存储深度进行调节，适应PCIE的传输速率，及时完成数据的处理，尽可能的避免了数据丢失等问题的发生。

下面结合附图，描述根据本申请实施例提供的数据采集卡。应注意，这些实施例并不是用来限制本申请公开的范围。

图1是本申请一些实施例提供的数据采集卡的结构示意图。如图1所示，在本申请实施例中，该数据采集卡100包括控制单元101和存储单元102，控制单元101和存储单元102电连接。控制单元101包括PCIE接口1011。

控制单元101，用于接收上位机110发送的数据采集指令；根据数据采集指令，获取采样数据；将采样数据保存至存储单元102；按照预设传输频率，通过PCIE接口1011将保存在存储单元102的采样数据，发送至上位机110。

示例性的，该控制单元101可以为FPGA芯片等。

存储单元102，用于保存采样数据。示例性的，该存储单元102可以为DDR内存芯片。

PCIE接口1011，用于根据预设传输频率，将保存在存储单元102的采样数据发送至上位机。

本申请实施例的录波器的数据采集卡，包括了包括控制单元和存储单元，能够基于存储单元，控制单元可以先将根据数据采集指令采集到的采样数据缓存至存储单元，再按照预设的传输频率，通过PCIE接口将采样数据发送至上位机。由此，在录波器采集数据时，基于存储单元可以实现根据采样率和存储深度进行调节，适应PCIE的传输速率，及时完成数据的处理，尽可能的避免了数据丢失等问题的发生，提升PCIE数据传输的可靠性。

在本申请一些实施例中，该数据采集卡100还可以包括GPS接收单元，如图2所示。GPS接收单元103与控制单元101电连接，用于将采集GPS时间信息发送至控制单元101。通过将GPS接收单元103集成在数据采集卡100中，可以便于根据GPS时间信息，同步各种采集的数据。

在本申请一些实施例中，如图2所示，该数据采集卡100还可以包括模拟量输入单元106。模拟量输入单元106与控制单元101电连接，用于采集模拟量信息传输至控制单元101。

模拟量输入单元106可以包括多个模拟量处理子单元。每个模拟量处理子单元包括信号输入模块201、信号调理模块202以及ADC模块203，如图3所示。图3是本申请一些实施例提供的模拟量处理子单元的结构示意图。

信号输入模块201用于接收输入的模拟量信息、并模拟量信息发送中信号调理模块202。示例性的，模拟量信息可以包括差分模拟信号等信息。

信号调理模块202用于调理模拟量信息、并将调理后的模拟量信息发送至ADC模块203。示例性的，信号调理模块202可以为运放调理电路。

ADC模块203用于将调理后的模拟量信息发送至控制单元101。示例性的，ADC模块203可以为高精度高速的六通道ADC芯片。

在本申请一些实施例中，模拟量输入单元106可以为24路模拟量输入单元，该24路模拟量输入单元可以包括四个如图3所示的模拟量处理子单元。每个模拟量处理子单元均包括了信号输入模块、信号调理模块以及ADC模块，即包括信号输入、信号调理、信号采集三个部分。

示例性的，输入的差分模拟信号通过运放调理电路调理成正负10伏的单端信号，传输给ADC模块，最后，ADC模块输出16比特模拟量信息到FPGA端。

在本申请一些实施例中，数据采集卡100还可以包括同步信息采集单元104。同步信息采集单元104与控制单元101电连接，用于将同步信号信息发送至控制单元101。示例性的，同步信息采集单元104可以为同步信号输入、输出单元。

在本申请一些实施例中，数据采集卡100还可以包括开入量输入单元。开入量输入单元与控制单元101电连接，用于将采集的开入量信息发送至控制单元101。

在本申请一些实施例中，如图2所示，该数据采集卡100包括FPGA芯片101、存储单元102、PCIE接口1011以及模拟量输入单元106，开入量输入单元105、同步信息采集单元104、以及GPS接收单元103。

FPGA芯片101、存储单元102、PCIE接口1011可以设置于A7核心板。

在本申请一些实施例中，PCIE接收到上位机110发送的传输、录波、采样频率设置等命令后，即数据采集指令后，将这些数据采集指令发送至FPGA，由相应的控制逻辑执行操作，启动数据采集。

FPGA根据接收到的数据采集指令，启动对模拟量输入单元控制程序对模拟量进行采样。FPGA通过GPS接收单元的串口线，根据GPS数据传输协议解码出64比特时间信息。根据GPS时间信息，FPGA可以把同步采样得到的24路16比特模拟量信息、16比特开入量数据、64比特时间信息，组成数据包缓存于存储单元DDR芯片中。

同步信息采集单元可以通过同步信号去控制多台机器同步采样录波。

FPGA可以将缓存于DDR中的采样数据，按预设传输频率，例如按照200ms的传输频率，通过PCIE接口传输给上位机。由此，实现上位机和采集卡之间的数据交互。

综上，基于本申请实施例的录波器的数据采集卡，包括了包括控制单元和存储单元，能够基于存储单元，控制单元可以先将根据数据采集指令采集到的采样数据缓存至存储单元，再按照预设的传输频率，通过PCIE接口将采样数据发送至上位机。由此，在录波器采集数据时，基于存储单元可以实现根据采样率和存储深度进行调节，适应PCIE的传输速率，及时完成数据的处理，尽可能的避免了数据丢失等问题的发生，提升PCIE数据传输的可靠性。

此外，根据数据采集卡中集成的GPS接收模块，可以通过对采集的数据进行时间打标，更好地实现同步采集的数据信息，优化了数据采集的方式。

以上所述，仅为本申请的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。

Claims (10)

1.一种录波器的数据采集卡，其特征在于，所述数据采集卡包括控制单元和存储单元，所述控制单元和所述存储单元电连接；所述控制单元包括PCIE接口；

所述控制单元，用于接收上位机发送的数据采集指令；根据所述数据采集指令，获取采样数据；将所述采样数据保存至存储单元；按照预设传输频率，通过PCIE接口将保存在所述存储单元的所述采样数据发送至所述上位机；

所述存储单元，用于保存所述采样数据；

所述PCIE接口，用于根据预设传输频率将保存在所述存储单元的所述采样数据发送至所述上位机。

2.根据权利要求1所述的数据采集卡，其特征在于，所述数据采集卡，还包括GPS接收单元；所述GPS接收单元与所述控制单元电连接；

所述GPS接收单元，用于将采集GPS时间信息发送至所述控制单元。

3.根据权利要求1所述的数据采集卡，其特征在于，所述数据采集卡，还包括模拟量输入单元；所述模拟量输入单元与所述控制单元电连接；

所述模拟量输入单元用于采集模拟量信息传输至所述控制单元。

4.根据权利要求3所述的数据采集卡，其特征在于，所述模拟量输入单元包括多个模拟量处理子单元，每个所述模拟量处理子单元包括信号输入模块、信号调理模块以及ADC模块；

所述信号输入模块用于接收输入的模拟量信息、并将所述模拟量信息发送至信号调理模块；

所述信号调理模块用于调理所述模拟量信息、并将调理后的模拟量信息发送至所述ADC模块；

所述ADC模块用于将调理后的所述模拟量信息发送至所述控制单元。

5.根据权利要求4所述的数据采集卡，其特征在于，所述信号调理模块包括运放调理电路。

6.根据权利要求4所述的数据采集卡，其特征在于，所述ADC模块包括六通道ADC芯片。

7.根据权利要求1所述的数据采集卡，其特征在于，所述数据采集卡，还包括同步信息采集单元；所述同步信息采集单元与所述控制单元电连接；

所述同步信息采集单元用于将同步信号信息发送至所述控制单元。

8.根据权利要求1所述的数据采集卡，其特征在于，所述控制单元包括FPGA芯片。

9.根据权利要求1所述的数据采集卡，其特征在于，所述存储单元包括DDR内存芯片。

10.根据权利要求1-9任一项所述的数据采集卡，其特征在于，所述控制单元和所述存储单元设置于A7核心板。

Images