CN214895514U - 一种pwm控制时序采样周期瞬态频率测量电路 - Google Patents

Abstract

一种PWM控制时序采样周期瞬态频率测量电路，采用DDS技术对参考时序进行分频处理，从而得到标准的采样时间周期信号；采用DDS技术对PWM控制时序进行分频处理，在保证原PWM控制时序频率稳定度不变的前提下，一方面通过数字分频技术降低PWM控制时序的频率，满足拓宽PWM控制时序频率范围的目的；另一方面通过数字分频处理后，可以得到频率非常准确的被测时钟信号；引入测量模块，在周期采样时钟信号沿到来时，根据测量模块固有的最小分辨率测量范围来判断PWM控制时序与参考时序此时刻的最佳相位差，从而使能相应的计数器工作；可以完成PWM控制时序采样周期内瞬态频率的测量，且可以根据需要提高测量精度。

Description

一种PWM控制时序采样周期瞬态频率测量电路

技术领域

本实用新型属于PWM采样周期内瞬态频率技术领域，具体涉及一种PWM控制时序采样周期瞬态频率测量电路。

背景技术

步进电机又称为脉冲电机，基于最基本的电磁铁原理工作，是一种可以自由回转的电磁铁，其动作原理是依靠气隙磁导的变化来产生电磁转矩，其原始模型起源于1830年至1860年间；1870年前后开始以控制为目的尝试将其应用于氢弧灯的电极输送机构中，这被认为是最初的步进电机。二十世纪初，在电话自动交换机中广泛使用了步进电机。由于西方资本主义列强争夺殖民地，步进电机在缺乏交流电源的船舶和飞机等独立系统中得到了广泛的使用。二十世纪五十年代后期，晶体管的实用新型也逐渐应用在步进电机上，对于数字化的控制变得更为容易。到了八十年代后，由于廉价的微型计算机以多功能的姿态出现，步进电机的控制方式更加灵活多样。

步进电机相对于其它控制用途电机的最大区别是，它接收数字控制信号(电脉冲信号)并转化成与之相对应的角位移或直线位移，且本身就是一个完成数字模式转化的执行元件。随着电子技术的发展，出现了多种脉冲宽度调制(Pulse width modulation，PWM)技术，其中包括：相电压控制PWM、脉宽PWM法、随机PWM、SPWM法、线电压控制PWM等，而在镍氢电池智能充电器中采用的脉宽PWM法，它是把每一脉冲宽度均相等的脉冲列作为PWM波形，通过改变脉冲列的周期可以实现调频，改变脉冲的宽度或占空比可以实现调压，采用适当控制方法即可实现电压与频率协调变化，故而可以通过调整PWM的周期、PWM的占空比而达到控制充电电流的目的。

模拟信号的值可以连续变化，其时间和幅度的分辨率都没有限制。9V电池就是一种模拟器件，因为它的输出电压并不精确地等于9V，而是随时间发生变化，并可取任何实数值。与此类似，从电池吸收的电流也不限定在一组可能的取值范围之内。模拟信号与数字信号的区别在于后者的取值通常只能属于预先确定的可能取值集合之内，例如在{0V,5V}这一集合中取值。

模拟电压和模拟电流可直接用来控制参数，如对汽车收音机的音量进行控制。在简单的模拟收音机中，音量旋钮被连接到一个可变电阻。拧动旋钮时，电阻值变大或变小，流经这个电阻的电流也随之增加或减少，从而改变了驱动扬声器的电流值，使音量相应变大或变小。与收音机一样，模拟电路的输出与输入成线性比例。

尽管模拟控制看起来可能直观而简单，但它并不总是非常经济或可行的。其中一点就是，模拟电路容易随时间漂移，因而难以调节，而能够解决这个问题的精密模拟电路可能非常庞大、笨重(如老式的家庭立体声设备)和昂贵。模拟电路还有可能严重发热，其功耗相对于工作元件两端电压与电流的乘积成正比。模拟电路还可能对噪声很敏感，任何扰动或噪声都可能会改变电流值的大小。

通过以数字方式控制模拟电路可以大幅度降低系统的成本和功耗。此外，许多微控制器和DSP已经在芯片上包含了PWM控制器，这使数字控制的实现变得更加容易了。

脉宽调制(PWM)控制方式就是对逆变电路开关器件的通断进行控制，使输出端得到一系列幅值相等的脉冲，用这些脉冲来代替正弦波或所需要的波形。也就是在输出波形的半个周期中产生多个脉冲，使各脉冲的等值电压为正弦波形，所获得的输出平滑且低次谐波少。按一定的规则对各脉冲的宽度进行调制，既可改变逆变电路输出电压的大小，也可改变输出频率。

在特定的场合，需要对控制步进电机的PWM采样周期内瞬态频率进行测量，因此需要相应的测量电路。

实用新型内容

鉴于如何提供一种新型的测量电路的技术问题，本实用新型提供克服上述问题或者至少部分地解决上述问题的一种PWM控制时序采样周期瞬态频率测量电路。

为解决上述技术问题，本实用新型提供了一种PWM控制时序采样周期瞬态频率测量电路，所述电路包括：第一隔离放大器、第一DDS分频单元、测量模块、第二DDS分频单元、第二隔离放大器、走时计数单元、锁存器单元、处理器和PC，其中，所述第一隔离放大器分别与所述第一DDS分频单元、所述测量模块和所述走时计数单元连接，所述第一DDS分频单元与所述处理器连接，所述测量模块分别与所述第二隔离放大器和所述处理器连接，所述第二DDS分频单元与所述第二隔离放大器连接，所述第二隔离放大器与所述走时计数单元连接，所述走时计数单元分别与所述锁存器单元和所述处理器连接，所述锁存器单元和所述处理器连接，所述处理器与所述PC连接，所述第一隔离放大器接收参考时序信号，所述第二DDS分频单元接收PWM控制时序信号，所述PC接收软件参数设置信号并输出测量结果输出信号。

优选地，所述测量模块包括：FPGA模块，所述FPGA模块的输入端分别与所述第一隔离放大器和所述第二隔离放大器连接而输出端与所述处理器连接。

优选地，所述FPGA模块包括：非门、粗值计数器、动态存储器和数据预处理器，其中，所述非门的输入端与所述第一隔离放大器连接而输出端分别与所述粗值计数器和所述动态存储器连接，所述粗值计数器与所述动态存储器连接，所述动态存储器分别与所述第一隔离放大器和所述第二隔离放大器连接，所述数据预处理器分别与所述动态存储器和所述处理器连接。

优选地，所述第一隔离放大器的输出端连接所述第一DDS分频单元的外时钟输入端。

优选地，所述第一DDS分频单元的外部通讯端口连接所述处理器的输入端。

优选地，所述第一DDS分频单元内部设置有48位频率控制寄存器。

优选地，所述频率控制寄存器的分频数值的表达式为：

其中，D为所述分频数值，f为所需要分频的采样时间信号频率，f0为参考时序频率。

优选地，所述处理器通过RS232串行接口与所述PC连接。

优选地，所述走时计数单元包括第二走时计数器，所述锁存器单元包括第二锁存器，其中，所述第二走时计数器分别与所述第二隔离放大器和所述处理器连接，所述第二锁存器分别与所述第二走时计数器和所述处理器连接。

优选地，所述走时计数单元包括第三走时计数器，所述锁存器单元包括第三锁存器，其中，所述第三走时计数器分别与所述第一隔离放大器和所述处理器连接，所述第三锁存器分别与所述第三走时计数器和所述处理器连接。

优选地，所述第一隔离放大器和/或所述第二隔离放大器是西安同步电子科技有限公司的SYN5002型号的放大器；所述第一DDS分频单元和/或所述第二DDS分频单元是ADI公司的AD9852型号的分频器；所述第一走时计数器和/或所述第二走时计数器和/或所述第三走时计数器是西安同步电子科技有限公司的SYN303型号的计数器；所述第一锁存器和/或所述第二锁存器和/或所述第三锁存器是TI公司的74HC573型号的锁存器；所述处理器是TI公司的MSP430型号的处理器。

本实用新型实施例中的一个或多个技术方案，至少具有如下技术效果或优点：本申请通过将第一隔离放大器、第一DDS分频单元、测量模块、第二DDS分频单元、第二隔离放大器、走时计数单元、锁存器单元、处理器和PC进行组合连接，以构成一种新型的测量电路，该测试电路通过采用现有的DDS技术对参考时序进行分频处理，从而得到标准的采样时间周期信号；采用现有的DDS技术对PWM控制时序进行分频处理，在保证原PWM控制时序频率稳定度不变的前提下，一方面通过数字分频技术降低PWM控制时序的频率，满足拓宽PWM控制时序频率范围的目的；另一方面通过数字分频处理后，可以得到频率非常准确的被测时钟信号；引入测量模块，在周期采样时钟信号沿到来时，根据测量模块固有的最小分辨率测量范围来判断PWM控制时序与参考时序此时刻的最佳相位差，从而使能相应的计数器工作；可以完成PWM控制时序采样周期内瞬态频率的测量，且可以根据需要提高测量精度。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1是本实用新型实施例提供的一种PWM控制时序采样周期瞬态频率测量电路的时序示意图一；

图2是本实用新型实施例提供的一种PWM控制时序采样周期瞬态频率测量电路的时序示意图二；

图3是本实用新型实施例提供的一种PWM控制时序采样周期瞬态频率测量电路的示意图；

图4是本实用新型实施例提供的一种PWM控制时序采样周期瞬态频率测量电路的部分电路示意图；

图5是本实用新型实施例提供的一种PWM控制时序采样周期瞬态频率测量电路的信号传输示意图；

图6是本实用新型实施例提供的一种PWM控制时序采样周期瞬态频率测量电路的部分电路示意图一；

图7是本实用新型实施例提供的一种PWM控制时序采样周期瞬态频率测量电路的部分电路示意图二。

具体实施方式

下文将结合具体实施方式和实施例，具体阐述本实用新型，本实用新型的优点和各种效果将由此更加清楚地呈现。本领域技术人员应理解，这些具体实施方式和实施例是用于说明本实用新型，而非限制本实用新型。

在整个说明书中，除非另有特别说明，本文使用的术语应理解为如本领域中通常所使用的含义。因此，除非另有定义，本文使用的所有技术和科学术语具有与本实用新型所属领域技术人员的一般理解相同的含义。若存在矛盾，本说明书优先。

除非另有特别说明，本实用新型中用到的各种原材料、试剂、仪器和设备等，均可通过市场购买得到或者可通过现有方法制备得到。

如图1-7，在本申请实施例中，本实用新型提供了一种PWM控制时序采样周期瞬态频率测量电路，所述电路包括：第一隔离放大器、第一DDS分频单元、测量模块、第二DDS分频单元、第二隔离放大器、走时计数单元、锁存器单元、处理器和PC，其中，所述第一隔离放大器分别与所述第一DDS分频单元、所述测量模块和所述走时计数单元连接，所述第一DDS分频单元与所述处理器连接，所述测量模块分别与所述第二隔离放大器和所述处理器连接，所述第二DDS分频单元与所述第二隔离放大器连接，所述第二隔离放大器与所述走时计数单元连接，所述走时计数单元分别与所述锁存器单元和所述处理器连接，所述锁存器单元和所述处理器连接，所述处理器与所述PC连接，所述第一隔离放大器接收参考时序信号，所述第二DDS分频单元接收PWM控制时序信号，所述PC接收软件参数设置信号并输出测量结果输出信号。

在详细介绍本申请之前，需要说明的是，本申请所要解决的技术问题是如何提供一种新型的测量电路，基于该问题，本申请是在现有的各硬件基础之上进行组合创新，也即将现有技术中的各已知器件、单元、模块进行组合，如包括第一隔离放大器、第一DDS分频单元、测量模块、第二DDS分频单元、第二隔离放大器、走时计数单元、锁存器单元、处理器和PC，通过通信连接的方式进行连接，进而构成本申请的PWM控制时序采样周期瞬态频率测量电路，可以理解本申请是一种组合创新，并不限定各已知器件、单元、模块的具体硬件结构、以及内部的现有已知程序，也即采用现有的具有对应执行功能的硬件器件均适用于本申请。例如，本申请中的所述第一隔离放大器和/或所述第二隔离放大器是西安同步电子科技有限公司的SYN5002型号的放大器；所述第一DDS分频单元和/或所述第二DDS分频单元是ADI公司的AD9852型号的分频器；所述第一走时计数器和/或所述第二走时计数器和/或所述第三走时计数器是西安同步电子科技有限公司的SYN303型号的计数器；所述第一锁存器和/或所述第二锁存器和/或所述第三锁存器是TI公司的74HC573型号的锁存器；所述处理器是TI公司的MSP430型号的处理器。

下面，将结合图形对本申请实施例提供的PWM控制时序采样周期瞬态频率测量电路做进一步详细说明：

如图1，在本申请实施例中，当采样周期信号(宽度为T)在高电平期间，PWM控制时序第一个脉冲为上升脉冲，使计数器使能端有效，并分别对参考时序和PWM控制时序计数，当T秒后采样周期低电平到来时，此时两计数器并没有停止计数，一直等到随后而至的PWM控制时序的上升脉冲到来时两计数器同时关闭。这里使能信号(实际闸门信号)的时间宽度，恰好等于PWM控制时序的完整周期数，这正是确保PWM控制时序在任何频率条件下都能保持恒定精度的关键。

如图2，在本申请实施例中，在实际的实施中在上图设置了更精密的测量手段，因为在实际采样过程中PWM控制时序和参考时基时序有时恰恰好几乎“同时”触发，这对计数统计模块提出了很高的要求，此时这样来解决的：当采样周期触发沿脉冲到来时，等待下一个PWM控制时序的上升脉冲，此时刻使能相应计数器进行“开始计数”与“结束计数”操作。由图可知，使能计数器时刻点A和B与参考时序信号的下一个沿脉冲到来存在着时间差△t1、△t2，其具体差值的大小取决于PWM控制时序与参考时序信号在A时刻或B时刻的时间差值，并且其大小也不是一个恒定的固定时间差关系，这就会导致在每次采样时存在着不同的误差，这亦是需要提高计数精度的原因。对于实际系统中需要采用那些高稳定度、高频率的时钟频率源来更进一步的改进测量的方法，将时间差△t1、△t2减小到最小值甚至为0，以提高其测量精度。

如图3，在本申请实施例中，参考时序通常采用10MHz时钟信号作为标准参考输入，并且参考源信号的频率输出可看作为一个较稳定的时钟源，通过对稳定的参考源时钟信号作数字合成分频技术，可以得到标准的采样时间周期信号。对于PWM控制时序来说，人们关心的是频率稳定度测量环节中PWM控制时序的频率范围，为拓宽整个测量装置的应用范围，满足高频信号测量的需求，在保证PWM控制时序源固有稳定度不受影响的前提下，本实用新型中引入了现行比较成熟的DDS芯片及技术，根据奈奎斯特取样从连续信号的相位

出发将信号取样、量化、编码，形成一个正弦函数表，存在EPROM中。

合成时，通过改变相位累加器的频率控制字，来改变相位增量，相位增量不同将导致一周内的取样点数的不同。因角频率

在取样频率不变的情况下，通过改变相位累加器的频率控制字，将这种变化的相位/幅值量化成数字信号，通过D/A变换及低通滤波器即可得到人们需要的综合信号。

因为其良好的输入输出信噪比，PWM控制时序通过第二DDS分频单元处理之后，可得到稳定度与原PWM控制时序相同且频率较低的信号。由于方案中是将较高频率的原PWM控制时序分频转化为较低频率的PWM控制时序，在第二DDS分频单元使用上没有采用其内部的PLL倍频模块功能，故在第二DDS分频单元输出端可以获得更佳的信噪比输出。且对于那些准确度不高的被测频率信号(如10.123456789MHz)，经过第二DDS分频单元的分频后，可以得到非常精确的周期信号(如1.000000000MHz)。

为提高整个测量的精度，本实用新型引入测量模块，当周期采样信号开始/结束，对PWM控制时序及参考时序开始/结束计数时，先判断两路信号的相位关系，使周期采样信号到来后的下一个PWM控制时序和参考时序的上升沿尽量重合，当两个脉冲的上升沿时间差为ns量级时，传统的测量脉冲宽度的脉冲计数法已不再适用。这是因为要测的脉冲越窄，所需要的时钟频率就愈高，对芯片的性能要求也越高。

在本申请实施例中，所述测量模块包括：FPGA模块，所述FPGA模块的输入端分别与所述第一隔离放大器和所述第二隔离放大器连接而输出端与所述处理器连接。本实用新型中FPGA模块内置门电路，它是利用信号通过逻辑门电路的绝对传输时间提出了一种新的时间间隔测量方法，测量原理如图4所示。START信号和STOP信号之间的时间间隔由非门的个数来决定，而非门的传输时间可以由集成电路工艺精确地确定。所述FPGA模块包括：非门、粗值计数器、动态存储器和数据预处理器，其中，所述非门的输入端与所述第一隔离放大器连接而输出端分别与所述粗值计数器和所述动态存储器连接，所述粗值计数器与所述动态存储器连接，所述动态存储器分别与所述第一隔离放大器和所述第二隔离放大器连接，所述数据预处理器分别与所述动态存储器和所述处理器连接。

在选用的FPGA模块内，通过其判断此时刻一组参考时序(START)上升沿与PWM控制时序(STOP)上升沿具体的时间差值是否达到最小的分辨率范围内，即参考时序与PWM控制时序此时刻相位差最小时，从而通过处理器使能相应的计数器进行工作，最终使在整个采样周期范围内的PWM控制时序和参考时序的计数器读数尽可能准确，以提高整个频率稳定度测量的精度。

如图5，在本申请实施例中，参考频率信号f0经过第一隔离放大器后被送至第一DDS分频单元的外时钟输入端，作为第一DDS分频单元工作外部参考时钟，同时第一DDS分频单元的外部通讯端口连接至处理器，用以接受来自处理器的控制字命令及双向的数据传输。实际选用的第一DDS分频单元芯片内部有2个48位频率控制寄存器(F0、F1)，对于本电路参考频率信号f0为10MHz，当不使用第一DDS分频单元内部PLL倍频功能时，48位的频率控制寄存器F0全填充1时，第一DDS分频单元会有10MHz频率信号输出，因此为得到标准的采样时间周期信号T(如1秒、10秒)，需要对第一DDS分频单元中频率控制寄存器F0设置相应的分频数值，具体计算的公式是：

其中，D为所述分频数值，f为所需要分频的采样时间信号频率，f0为参考时序频率，本电路中f0为10MHz。对于f为1Hz(1秒)及0.1Hz(10秒)的情况，分频数值D应为248×10-7或248×10-8。具体的采样时间T是用户根据实际采样过程中的需要而通过PC端软件设置的，而分频数值是处理器通过RS232串行接口与PC端通讯得到用户设置的采样时间T后，运用上述公式计算得到。处理器根据第一DDS分频单元相应的串行通讯时序，将分频数值D写入第一DDS分频单元相应缓存器后，得到最终的第一DDS分频单元端采样时间信号T输出。

如图6，在本申请实施例中，被测频率信号fx经过第三隔离放大器后分别送至两路DDS分频单元。当PWM控制时序频率为上百兆甚至几百兆赫兹时，考虑到走时计数器对被测频率范围的限制，在本实用新型中设计其中的第二DDS分频单元对被测频率信号进行1/100分频处理。PWM控制时序经第三隔离放大器后直接送入第二DDS分频单元的外部时钟输入端，作为第二DDS分频单元工作时的参考时钟。第二DDS分频单元的外部通讯端口连接至处理器，处理器根据上述公式得到的248×10-2分频数值通过串行通讯时序写入第二DDS分频单元缓存区，经第二DDS分频单元得到的1/100分频率信号后，送至第一走时计数器进行粗频率测量，处理器读取第一锁存器对第一走时计数器取样的数值后，记录下此时的频率数值，乘以100后便可得到PWM控制时序的粗频率值F。

另一路经过第三隔离放大器的PWM控制时序被送至第三DDS分频单元的外部时钟输入端，作为第三DDS分频单元工作时的参考时钟。同时第三DDS分频单元的外部通讯端口连接至处理器，处理器根据式(1)计算得到与第三DDS分频单元通讯用的分频数值：

其中F为通过第一走时计数器计数、处理器运算得到的PWM控制时序的粗频率值，f取1MHz，并通过串行通讯时序将所得的具体分频数值写入第三DDS分频单元缓存区，经第三DDS分频单元后得到1MHz的频率信号，将所得的频率信号再送至低通滤波模块后得到最终的1MHz频率信号输出。

如图1-7，在本申请实施例中，所述走时计数单元包括第二走时计数器，所述锁存器单元包括第二锁存器，其中，所述第二走时计数器分别与所述第二隔离放大器和所述处理器连接，所述第二锁存器分别与所述第二走时计数器和所述处理器连接。

如图1-7，在本申请实施例中，所述走时计数单元包括第三走时计数器，所述锁存器单元包括第三锁存器，其中，所述第三走时计数器分别与所述第一隔离放大器和所述处理器连接，所述第三锁存器分别与所述第三走时计数器和所述处理器连接。

如图7，在本申请实施例中，被测频率信号经过第二DDS分频单元处理后得到的1MHz频率信号与10MHz参考时序分别送至精密时间间隔测量模块，具体的是送至相应时间处理芯片的STOP与START引脚端。处理器依据参考时序经第一DDS分频单元处理后得到的采样时间信号T的上升沿使能精密时间间隔模块对STOP与START两路频率信号进行相位测量，并将测量结果传送给处理器处理，根据精密时间间隔测量模块的最小分辨率测量范围来判断一组STOP与START频率信号的上升沿是否达到最小的时间差，即图7中PWM控制时序与参考时序此时时间差△t1、△t2最小，随后处理器停止精密时间间隔模块的测量工作，并使能第一走时计数器和第二走时计数器开始计数工作。当处理器检测到采样时间信号T的下降沿到来时，又一次使能精密时间间隔测量模块对STOP与START两路频率信号进行相位测量，当判断两路信号此时刻的时间差△t1，△t2最小时，处理器停止精密时间间隔测量模块的测量工作，并使能第二锁存器和第三锁存器分别对第二走时计数器和第三走时计数器的计数值进行锁存，同时通过处理器使第二走时计数器和第三走时计数器清零后并使能新一轮的采样计数。在完整的一个采样周期T内，第二锁存器和第三锁存器保存的第二走时计数器和第三走时计数器的读数值N1、N2传递给处理器，处理器通过RS232串行接口将测量结果N1、N2传递到PC机端，PC端软件计算得到相应的PWM控制时序实时频率值y1、y2……yi(i＝1、2、3……n-1，n为正整数)。同时在PC端利用Visual Basic编程环境及DirectX图形处理技术将测量结果及实时的PWM控制时序测量曲线显示在屏幕上。PWM控制时序频率稳定度的计算结果是根据阿仑方差或者哈达玛方差得到的。需要说明的是，将测量得到的实时频率值运用阿仑方差或哈达玛方差具体的计算频率稳定度时，需要在结果中除以PWM控制时序实时频率的平均值

的计算方法是将n个采样周期T内的PWM控制时序的频率值做加法平均。

本申请提供的一种PWM控制时序采样周期瞬态频率测量电路，采用DDS技术对参考时序进行分频处理，从而得到标准的采样时间周期信号；采用DDS技术对PWM控制时序进行分频处理，在保证原PWM控制时序频率稳定度不变的前提下，一方面通过数字分频技术降低PWM控制时序的频率，满足拓宽PWM控制时序频率范围的目的；另一方面通过数字分频处理后，可以得到频率非常准确的被测时钟信号；引入测量模块，在周期采样时钟信号沿到来时，根据测量模块固有的最小分辨率测量范围来判断PWM控制时序与参考时序此时刻的最佳相位差，从而使能相应的计数器工作；可以完成PWM控制时序采样周期内瞬态频率的测量，且可以根据需要提高测量精度。

最后，还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。本申请中的“第一”、“第二”可以理解为名词。

尽管已描述了本实用新型的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本实用新型范围的所有变更和修改。

显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。

Claims (10)

1.一种PWM控制时序采样周期瞬态频率测量电路，其特征在于，所述电路包括：第一隔离放大器、第一DDS分频单元、测量模块、第二DDS分频单元、第二隔离放大器、走时计数单元、锁存器单元、处理器和PC，其中，所述第一隔离放大器分别与所述第一DDS分频单元、所述测量模块和所述走时计数单元连接，所述第一DDS分频单元与所述处理器连接，所述测量模块分别与所述第二隔离放大器和所述处理器连接，所述第二DDS分频单元与所述第二隔离放大器连接，所述第二隔离放大器与所述走时计数单元连接，所述走时计数单元分别与所述锁存器单元和所述处理器连接，所述锁存器单元和所述处理器连接，所述处理器与所述PC连接，所述第一隔离放大器接收参考时序信号，所述第二DDS分频单元接收PWM控制时序信号，所述PC接收软件参数设置信号并输出测量结果输出信号。

2.根据权利要求1所述的PWM控制时序采样周期瞬态频率测量电路，其特征在于，所述测量模块包括：FPGA模块，所述FPGA模块的输入端分别与所述第一隔离放大器和所述第二隔离放大器连接，所述FPGA模块的输出端与所述处理器连接。

3.根据权利要求2所述的PWM控制时序采样周期瞬态频率测量电路，其特征在于，所述FPGA模块包括：非门、粗值计数器、动态存储器和数据预处理器，其中，所述非门的输入端与所述第一隔离放大器连接，所述非门的输出端分别与所述粗值计数器和所述动态存储器连接，所述粗值计数器与所述动态存储器连接，所述动态存储器分别与所述第一隔离放大器和所述第二隔离放大器连接，所述数据预处理器分别与所述动态存储器和所述处理器连接。

4.根据权利要求3所述的PWM控制时序采样周期瞬态频率测量电路，其特征在于，所述第一隔离放大器的输出端连接所述第一DDS 分频单元的外时钟输入端。

5.根据权利要求4所述的PWM控制时序采样周期瞬态频率测量电路，其特征在于，所述第一DDS分频单元的外部通讯端口连接所述处理器的输入端。

6.根据权利要求5所述的PWM控制时序采样周期瞬态频率测量电路，其特征在于，所述第一DDS分频单元内部设置有48位频率控制寄存器。

7.根据权利要求6所述的PWM控制时序采样周期瞬态频率测量电路，其特征在于，所述处理器通过RS232串行接口与所述PC连接。

8.根据权利要求7所述的PWM控制时序采样周期瞬态频率测量电路，其特征在于，所述走时计数单元包括第二走时计数器，所述锁存器单元包括第二锁存器，其中，所述第二走时计数器分别与所述第二隔离放大器和所述处理器连接，所述第二锁存器分别与所述第二走时计数器和所述处理器连接。

9.根据权利要求8所述的PWM控制时序采样周期瞬态频率测量电路，其特征在于，所述走时计数单元包括第三走时计数器，所述锁存器单元包括第三锁存器，其中，所述第三走时计数器分别与所述第一隔离放大器和所述处理器连接，所述第三锁存器分别与所述第三走时计数器和所述处理器连接。

10.根据权利要求9所述的PWM控制时序采样周期瞬态频率测量电路，其特征在于：

所述第一隔离放大器和/或所述第二隔离放大器是西安同步电子科技有限公司的SYN5002型号的放大器；

所述第一DDS分频单元和/或所述第二DDS分频单元是ADI公司的AD9852型号的分频器；

所述第二走时计数器和/或所述第三走时计数器是西安同步电子科技有限公司的SYN303型号的计数器；

所述第二锁存器和/或所述第三锁存器是TI公司的74HC573型号的锁存器；

所述处理器是TI公司的MSP430型号的处理器。

Images