CN214606457U - 伺服驱动装置及系统 - Google Patents

Abstract

本实用新型涉及一种伺服驱动装置。该伺服驱动装置包括：处理器，所述处理器用于模拟出雕刻头的驱动信号，所述驱动信号为正弦波信号，所述驱动信号用于驱动雕刻头工作；驱动芯片组，所述驱动芯片组的驱动输入端与所述处理器电连接，所述驱动芯片组包括至少一个驱动芯片，所述至少一个驱动芯片的输出端分别与雕刻头的输入端电连接，所述驱动芯片组用于从所述处理器接收所述驱动信号，并通过所述至少一个驱动芯片分别对所述驱动信号进行放大处理后传输给所述雕刻头。实现了简化驱动电路的组成。该伺服驱动系统包括该伺服驱动装置。

Description

伺服驱动装置及系统

技术领域

本实用新型涉及伺服驱动技术领域，特别是涉及一种伺服驱动装置及系统。

背景技术

随着伺服驱动技术的迅速发展，如何简化伺服驱动装置的结构也越来越重要。

目前，雕刻头的伺服驱动装置是分离式器件伺服驱动装置，分离式器件伺服驱动装置采用推挽输出。分离器件搭建推挽输出需要使用互补的上下二个功率管，同时为了分散散热使发热不集中就需要并联功率管。

然而，分离式器件伺服驱动装置使用功率管数量多，导致雕刻头的伺服驱动装置的组成十分复杂。

实用新型内容

基于此，有必要提供一种更加简化的伺服驱动装置及系统。

一种伺服驱动装置，包括：

处理器，所述处理器用于模拟出雕刻头的驱动信号，所述驱动信号为正弦波信号，所述驱动信号用于驱动雕刻头工作；

驱动芯片组，所述驱动芯片组的驱动输入端与所述处理器电连接，所述驱动芯片组包括至少一个驱动芯片，所述至少一个驱动芯片的输出端分别与雕刻头的输入端电连接，所述驱动芯片组用于从所述处理器接收所述驱动信号，并通过所述至少一个驱动芯片分别对所述驱动信号进行放大处理后传输给所述雕刻头。

在其中一个实施例中，所述驱动芯片为多个，多个驱动芯片包括：

主驱动芯片，被配置有驱动信号输入引脚和至少一运放输出引脚，所述驱动信号输入引脚用于接收所述驱动信号，以对所述驱动信号进行运放处理，并对运放处理后的驱动信号进行功率放大处理；

至少一个从驱动芯片，至少一个从驱动芯片分别与对应的所述主驱动芯片的运放输出引脚电连接，每个所述从驱动芯片用于从所述主驱动芯片接收所述运放处理后的驱动信号，并对所述运放处理后的驱动信号进行功率放大处理；

其中，所述主驱动芯片输出的功率放大后的驱动信号以及每个所述从驱动芯片输出的功率放大后的驱动信号合并至所述雕刻头的输入端。

在其中一个实施例中，所述主驱动芯片包括：

运放集成单元，所述运放集成单元的驱动输入端与所述处理器电连接，用于接收所述驱动信号，并对所述驱动信号进行运放处理；

第一放大集成单元，所述第一放大集成单元的输入端与所述运放集成单元的输出端电连接，用于对所述运放处理后的驱动信号进行功率放大处理；

每个所述从驱动芯片包括：

第二放大集成单元，所述第二放大集成单元的输入端与所述运放集成单元的输出端电连接，用于接收所述运放处理后的驱动信号，并对所述运放处理后的驱动信号进行功率放大处理；

其中，所述第一放大集成单元输出的功率放大后的驱动信号以及每个所述第二放大集成单元输出的功率放大后的驱动信号合并至所述雕刻头的输入端。

在其中一个实施例中，还包括：

负反馈电路，所述负反馈电路的输入端与所述雕刻头电连接，所述负反馈电路的输出端与所述驱动芯片组的反馈输入端电连接，所述负反馈电路用于将与所述雕刻头的关联的反馈电信号反馈给所述驱动芯片组；

所述驱动芯片组还用于基于所述反馈电信号对所述驱动信号进行运放处理以及对运放处理后的驱动信号进行功率放大处理，并将功率放大后的驱动信号传输给所述雕刻头。

在其中一个实施例中，所述负反馈电路包括：

电流负反馈电路，所述电流负反馈电路的输入端与所述雕刻头的输出端电连接，所述电流负反馈电路的输出端与所述驱动芯片的运放集成单元的负反馈输入端电连接，用于将与所述雕刻头关联的第一反馈信号反馈给所述运放集成单元，以使所述运放集成单元基于所述第一反馈信号对所述驱动信号进行运放处理。

在其中一个实施例中，所述电流负反馈电路包括：

电流采样单元，所述电流采样单元的一端与所述雕刻头串联，所述电流采样单元的另一端接地，用于采集与所述雕刻头串联的电流信号，并将串联的电流信号转化为电压信号，电流信号转化的电压信号作为所述第一反馈信号；

第一反馈单元，所述第一反馈单元的一端与所述电流采样单元和所述雕刻头的连接端点电连接，所述第一反馈单元的另一端与所述驱动模块的反馈输入端电连接，用于将所述第一反馈信号反馈至所述驱动模块。

在其中一个实施例中，所述电流采样单元包括m个电流采样电阻，所述多个电流采样电阻中每n个电流采样电阻相互并联为合并支路，合并支路之间依次串联；

其中，m为n的整数倍，n≥2。

在其中一个实施例中，所述负反馈电路还包括：

电压负反馈电路，所述电压负反馈电路的输入端与所述雕刻头的输入端电连接，所述电压负反馈电路的输出端与所述运放集成单元的负反馈输入端电连接，用于将与所述雕刻头关联的第二反馈信号反馈给所述运放集成单元，以使所述运放集成单元基于所述第二反馈信号和所述第一反馈信号对所述驱动信号进行运放处理。

在其中一个实施例中，所述处理器为16位并口的DAC芯片。

一种伺服驱动系统，包括如上述的伺服驱动装置。

上述的伺服驱动装置及系统，包括处理器，所述处理器用于模拟出驱动信号，所述驱动信号为正弦波信号，所述驱动信号用于驱动雕刻头工作，驱动芯片组，所述驱动芯片组的驱动输入端与所述处理器电连接，所述驱动芯片组包括至少一个驱动芯片，所述至少一个驱动芯片的输出端分别与雕刻头的输入端电连接，所述驱动芯片组用于从所述处理器接收所述驱动信号，并通过所述至少一个驱动芯片分别对所述驱动信号进行放大处理后传输给所述雕刻头，由于驱动芯片是集成的，相较于分离式器件驱动电路，可以减少功率管的数量，实现了提高简化驱动电路的组成。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一个实施例提供的一种伺服驱动装置的结构示意图；

图2为一个实施例提供的另一种伺服驱动装置的结构示意图；

图3为一个实施例提供的一种主驱动芯片211和从驱动芯片212的连接示意图；

图4为一个实施例提供的另一种伺服驱动装置的结构示意图；

图5为一个实施例提供的另一种伺服驱动装置的结构示意图；

图6为一个实施例提供的一种电流采样单元311的结构示意图；

图7为一个实施例提供的另一种伺服驱动装置的结构示意图；

图8为一个实施例提供的另一种伺服驱动装置的结构示意图；

图9为一个实施例提供的伺服驱动系统的结构示意图。

附图标记说明：驱动芯片组200，驱动芯片210，处理器100，雕刻头2，主驱动芯片211，从驱动芯片212，运放集成单元2111，第一放大集成单元2112，第二放大集成单元2121，负反馈电路300，电流负反馈电路310，电压负反馈电路320，电流采样单元311，第一反馈单元312，电流采样电阻R1，电流反馈电阻R2，第二反馈单元321，电压反馈电阻R3，电压采样电阻R4，散热模组400，散热器410，散热风扇420，保护模组500，保护光耦510，伺服驱动装置10，处理器100，伺服驱动装置10，数字信号处理器20，存储器30和控制器40。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一电阻称为第二电阻，且类似地，可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻，但其不是同一电阻。

可以理解，以下实施例中的“连接”，如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。

参考图1，图1为一个实施例提供的一种伺服驱动装置的结构示意图。在一个实施例中，如图1所示，提供了一种伺服驱动装置，包括处理器100和驱动芯片组200，其中：

所述处理器100用于模拟出驱动信号，所述驱动信号为正弦波信号，所述驱动信号用于驱动雕刻头工作。所述驱动芯片组200的驱动输入端与所述处理器100电连接，所述驱动芯片组200包括至少一个驱动芯片，所述至少一个驱动芯片的输出端分别与雕刻头的输入端电连接，所述驱动芯片组200用于从所述处理器100接收所述驱动信号，并通过所述至少一个驱动芯片分别对所述驱动信号进行放大处理后传输给所述雕刻头。

其中，处理器100是指向驱动芯片组200发送驱动信号的单元。可选的，处理器100为解码芯片。例如可以是DAC芯片(数模转换器)。具体的，将雕刻头2的工作数据发送到控制器(例如现场可编程逻辑门阵列芯片，FPGA)进行解码后搬运给数字信号处理器(DSP)进行计算，数字信号处理器将计算后的工作数据存储在存储器中，控制器从存储器中读取计算后的工作数据以控制处理器100模拟出一个为小信号的驱动信号发送给驱动芯片组200的输入端。处理器100实际上是把数字信号转换成模拟信号，从而得到驱动信号。其中，驱动信号发送至驱动芯片组之前的方案都可以参考现有技术实现，本实施例不作过多赘述。雕刻头2可以是电子雕刻机上进行雕刻加工的单元。其中，雕刻头2的输入端即雕刻头2的正端，雕刻头2的输出端即雕刻头2的负端。

具体的，驱动芯片组200在接收到处理器100发送的驱动信号后，驱动芯片210上集成有放大集成单元，则至少一个驱动芯片210分别对驱动信号进行放大处理，至少一个驱动芯片210的输出端分别与雕刻头2电连接，则通过驱动芯片210各自对应的输出端将放大处理后的驱动芯片210传输给雕刻头2，从而驱动雕刻头2进行工作。

具体的，处理器100模拟出驱动信号，驱动芯片组200在接收到处理器100发送的驱动信号后，驱动芯片210上集成有放大集成单元，则至少一个驱动芯片210分别对驱动信号进行放大处理，至少一个驱动芯片210的输出端分别与雕刻头2电连接，则通过驱动芯片210各自对应的输出端将放大处理后的驱动芯片210传输给雕刻头2，从而驱动雕刻头2进行工作。

需要说明的是，本实施例的至少一个驱动芯片210是指驱动芯片210是一个或多个。

本实施例的技术方案，通过驱动芯片组将驱动信号放大，由于驱动芯片210是集成的，相较于分离式器件驱动电路，可以减少功率管的数量，使得伺服驱动装置更加简化。

在一个实施例中，处理器为16位并口的DAC芯片。由于本实施例的处理器为16位并口，因此可以提高伺服驱动的精度。16位并口DAC芯片拥有±2LSB，最小变化能够做到160uV。

参考图2，图2为一个实施例提供的另一种伺服驱动装置的结构示意图。在一个实施例中，如图2所示，驱动芯片210为多个，多个芯片包括主驱动芯片211和至少一个从驱动芯片212。主驱动芯片211被配置有驱动信号输入引脚和至少一运放输出引脚，所述驱动信号输入引脚用于接收所述驱动信号，以对所述驱动信号进行运放处理，并对运放处理后的驱动信号进行功率放大处理。至少一个从驱动芯片212分别与对应的所述主驱动芯片211的运放输出引脚电连接，每个所述从驱动芯片212用于从所述主驱动芯片211接收所述运放处理后的驱动信号，并对所述运放处理后的驱动信号进行功率放大处理。

具体的，主驱动芯片211的驱动输入引脚接收驱动信号后，主驱动芯片211对驱动信号进行运放处理，主驱动芯片211对运放处理后的驱动信号进行功率放大处理的同时将运放处理后的驱动信号通过运放输出引脚发送给从驱动芯片212，则从驱动芯片212分别对从主驱动芯片211接收到的运放处理后的驱动信号进行功率放大处理，其中，主驱动芯片211输出的功率放大后的驱动信号以及每个从驱动芯片212输出的功率放大后的驱动信号合并至雕刻头2的输入端。

本实施例的技术方案，驱动雕刻头2进行工作的信号是通过多个驱动芯片210共同输出的，而驱动芯片210在放大驱动信号时会发热，则每个驱动芯片210只需要将接收到的驱动信号放大至雕刻头2所需信号的1/n，其中n为驱动芯片210的数量，每个驱动芯片210放大的程度减轻了，因此驱动芯片组200的发热程度也相应减轻，驱动的过程更加稳定，从而提高了驱动的稳定性。

参考图3，图3为一个实施例提供的一种主驱动芯片211和从驱动芯片212的连接示意图。在一个实施例中，如图3所示，主驱动芯片211包括运放集成单元2111和第一放大集成单元2112。运放集成单元2111的驱动输入端作为驱动芯片组200的驱动输入端与所述处理器100电连接，用于接收所述驱动信号，并对所述驱动信号进行运放处理。所述第一放大集成单元2112的输入端与所述运放集成单元2111的输出端电连接，用于对所述运放处理后的驱动信号进行功率放大处理。

在一个实施例中，每个所述从驱动芯片212包括第二放大集成单元2121。第二放大集成单元2121的输入端与所述运放集成单元2111的输出端电连接，用于接收所述运放处理后的驱动信号，并对所述运放处理后的驱动信号进行功率放大处理。其中，第一放大集成单元2112输出的功率放大后的驱动信号以及每个所述第二放大集成单元2121输出的功率放大后的驱动信号合并至所述雕刻头2的输入端。

具体的，驱动信号通过主驱动芯片211的驱动信号输入引脚发送至运放集成单元2111，运放集成单元2111在接收到驱动信号后，对驱动信号进行运放处理，并对运放处理后的驱动信号发送给第一放大集成单元2112以及通过运放输出引脚发送给第二放大集成单元2121。第一放大集成单元2112和第二放大集成单元2121均对运放处理后的驱动信号进行功率放大处理，由于第一放大集成单元2112和第二放大集成单元2121均与雕刻头2的输入端电连接，则第一放大集成单元2112输出的功率放大后的驱动信号以及每个所述第二放大集成单元2121输出的功率放大后的驱动信号合并至所述雕刻头2的输入端，从而驱动雕刻头2进行工作。可选的，本实施例的运放集成单元2111为同相比例运算电路。在本实施例中，运放集成单元2111主要是基于第一反馈信号对驱动信号进行放大。

需要说明的是，在从驱动芯片212数量增大的同时，从主驱动芯片211出来的驱动信号发送至从驱动芯片212的回路就会变长，可能会因为信号延迟导致输出主驱动芯片211和从驱动芯片212不一致。所以并非是从驱动芯片212的数量越多越好。本实施例对于从驱动芯片212的数量不作限制，可以根据需要确定从驱动芯片212的数量。一般的，主驱动芯片211是一个，从驱动芯片212的数量少于十个。

本实施例的技术方案，在主驱动芯片211内集成运放集成单元2111和第一放大集成单元2112，而从驱动芯片212只需要集成第二放大集成单元2121，通过主驱动芯片211内集成的运放集成单元2111将运放处理后的驱动信号发送给第二放大集成单元2121进行放大，则从驱动芯片212不需要额外集成运放集成单元2111，简化了从驱动芯片212的结构，则相应的简化了驱动芯片组200的结构，进而使伺服驱动装置的结构更加简化。

参考图4，图4为一个实施例提供的另一种伺服驱动装置的结构示意图。在一个实施例中，如图4所示，伺服驱动装置还包括负反馈电路300。负反馈电路300的输入端与所述雕刻头2电连接，所述负反馈电路300的输出端与所述驱动芯片组200的反馈输入端电连接，所述负反馈电路300用于将与所述雕刻头2的关联的反馈电信号反馈给所述驱动芯片组200。驱动芯片组200还用于基于所述反馈电信号对所述驱动信号进行运放处理以及对运放处理后的驱动信号进行功率放大处理，并将放大后的驱动信号传输给所述雕刻头2。

具体的，雕刻头2在处理完的驱动信号的驱动下进行工作时，负反馈电路300将雕刻头2关联的反馈电信号反馈给驱动芯片组200，驱动芯片组200则基于反馈电信号调整放大倍数，输出适合雕刻头2所需要的驱动信号。当驱动芯片组200包括主驱动芯片211且主驱动芯片211包括运放集成单元2111时，运放集成单元2111的反馈输入端作为驱动芯片组200的反馈输入端。其中，雕刻头2关联的反馈电信号可以是雕刻头2的工作电信号关联的反馈电信号。具体的，反馈电信号可以是电流反馈信号，即雕刻头2的工作电流信号关联的第一反馈信号；反馈电信号还可以是电压反馈信号，即雕刻头2的工作电压信号关联的第二反馈信号。需要说明的是，反馈电信号的类型由负反馈电路300的类型确定，可以根据需要设置不同的负反馈电路300。

本实施例的技术方案，通过设置负反馈电路300将雕刻头2关联的反馈电信号反馈给驱动芯片组200，从而实时调节驱动芯片组200输出的驱动信号，输出适合雕刻头2所需要的驱动信号，保证了雕刻头2工作的准确性。具体的，持续输出最大电流±7A的驱动信号的情况下输出电流也只下降了4.7mA，在小电流下输出电流波动在1ma以内。

在一个实施例中，负反馈电路300包括电流负反馈电路310。电流负反馈电路310的输入端与所述雕刻头2的输出端电连接，所述电流负反馈电路310的输出端与所述驱动芯片210的运放集成单元2111的负反馈输入端电连接，用于将与所述雕刻头2关联的第一反馈信号反馈给所述运放集成单元2111，以使所述运放集成单元2111基于所述第一反馈信号对所述驱动信号进行运放处理。

在本实施例中，通过电流负反馈电路310与雕刻头2的输出端连接，将雕刻头2关联的第一反馈信号，即雕刻头2的工作电流信号反馈给驱动芯片210中的运放集成单元2111，使得运放集成单元2111基于第一反馈信号对驱动信号进行运放处理，从而保证雕刻头2工作的准确性。其中，电流负反馈具有稳定输出电流的作用，即有恒流输出特性。需要说明的是，当驱动芯片210为多个时，且多个驱动芯片210包括主驱动芯片211，并只在主驱动芯片211内设置运放集成单元2111时，则第一反馈信号则反馈至主驱动芯片211的运放集成单元2111中。

在一个实施例中，负反馈电路300还包括电压负反馈电路320。电压负反馈电路320的输入端与所述雕刻头2的输入端电连接，所述电压负反馈电路320的输出端与所述运放集成单元2111的负反馈输入端电连接，用于将与所述雕刻头2关联的第二反馈信号反馈给所述运放集成单元2111，以使所述运放集成单元2111基于所述第二反馈信号和所述第一反馈信号对所述驱动信号进行运放处理。

其中，雕刻头2内部有线圈，即雕刻头2包括有电感元件，并且驱动雕刻头2的驱动信号为交流信号。雕刻头的内部线圈在不同的频率下呈现不同的阻抗，雕刻头为了在铜辊上对应的位置打下点，其振动频率要和铜辊的转动速度保持对应，但电流负反馈电路310在不同的频率下的增益却相差比较大，驱动的频响曲线不再平直，因此电流负反馈电路310的反馈响应有一定的滞后。本实施例通过在电流负反馈电路310的基础上再增加电压负反馈电路320，将与雕刻头2关联的第二反馈信号反馈给运放集成单元2111，则运放集成单元2111可以基于第二反馈信号和第一反馈信号对驱动信号进行运放处理，电压负反馈电路320不会受到电感元件的影响，可以缩短驱动的响应时间，提高驱动的响应速度。具体的，可以在几个uS内将输出的驱动信号提升到1A。此外，电压负反馈电路320可以抑制因为电流突变导致线圈释放出的电压过高击坏其他器件。

参考图5，图5为一个实施例提供的另一种伺服驱动装置的结构示意图。在一个实施例中，如图5所示，电流负反馈电路310包括电流采样单元311和第一反馈单元312。电流采样单元311的一端与所述雕刻头2串联，所述电流采样单元311的另一端接地，用于采集与所述雕刻头2串联的电流信号，并将串联的电流信号转化为电压信号，电流信号转化的电压信号作为所述第一反馈信号。第一反馈单元312的一端与所述电流采样单元311和所述雕刻头2的连接端点电连接，所述第一反馈单元312的另一端与所述驱动芯片组200的反馈输入端电连接，用于将所述第一反馈信号反馈至所述驱动芯片组200。

其中，雕刻头2串联的电流信号即为雕刻头2的电流信号。具体的，电流信号流过电流采样单元311，在其上以电压信号的形式送出，通过第一反馈单元312反馈至驱动芯片组200。电流采样单元311对应一个第一阻值，第一反馈单元312对应一个第二阻值，根据第一阻值和第二阻值的比例关系，以及第一反馈单元312反馈的第一反馈信号可以确定雕刻头2的工作电流信号，则可以根据第一反馈信号输出适合雕刻头2的驱动信号。

具体的，驱动信号输入引脚如图5的NON INVERTING INPUT引脚(即3号脚)；运放输出引脚如图5的BUFFER DRIVER引脚(即11号脚)。图5的INVERTING INPUT引脚(即2号脚)为反馈输入引脚，作为反馈输入端接收反馈电信号。图5的OUT引脚(即14号脚)为输出驱动信号至雕刻头2的引脚。

在本实施例中，可选的，电流采样单元311包括至少一个电流采样电阻R1或霍尔式电流传感器。具体的，用电阻测量电流的优点是简单、线性度好、精度高、性价比也高、温度系数稳定。低阻值的合金电阻的抗浪涌能力非常好，在出现短路和过流的情况是，能够实现可靠的保护。但是因为电阻时测量电流，采样电阻时串入电流回路中，流经电阻的电流会使一小部分电能转化为热量，故一般使用在小电流的检测电路中。当一个带电流的导体被放进磁场力时，在垂直于磁场和电流流动方向上会产生电位差，这个点位与电流大小成正比，所以霍尔式能够测量大电流，而且功率损耗小，这就是霍尔式的优点。但是其缺点是对非线性的温度漂移要进行补偿，对小量程的电流测量精度不高，容易受到外部磁场的影响，对ESD敏感，成本高等缺点。在雕刻机的使用中，对电流的精度和线性度要求高，同时在小电流的时候要求也要能够保持足够的精度。所以只能够使用电阻式采集电流。可选的，第一反馈单元312包括至少一个电流反馈电阻R2。

继续参考图5，在一个实施例中，电压负反馈电路320包括第二反馈单元321和电压采样单元。电压采样单元包括第一分压电阻R3和第二分压电阻R4，所述第一分压电阻R3的第一端和所述驱动芯片组200的输出端电连接，所述第二分压电阻R4的第一端接地，所述第一分压电阻R3的第二端和所述第二分压电阻R4的第二端电连接，所述电压采样单元用于对所述雕刻头关联的电压信号分压，分压后的电压信号作为所述第二反馈信号；

第二反馈单元321，所述第二反馈单元321的一端和所述第一分压电阻R3的第二端电连接，所述第二反馈单元321的另一端和所述驱动芯片组200的反馈输入端电连接，用于将所述第二反馈信号反馈至所述驱动芯片组200。

其中，第二反馈信号通过第一分压电阻R3和第二分压电阻R4对雕刻头2的工作电压信号分压后得到。具体的，第一分压电阻R3对应一个第三阻值，第一分压电阻R3对应一个第四阻值，根据第三阻值和第四阻值的比例关系，以及第二反馈单元210反馈的第二反馈信号可以确定雕刻头2的工作电压信号，则可以根据第二反馈信号输出适合雕刻头2的驱动信号。

在一个实施例中，可选的，每个驱动芯片210分别通过均流电阻R321与雕刻头2电连接。均流电阻R321可以保证稳定每一路驱动芯片210输出的电流，保证反馈的准确性。

参考图6，图6为一个实施例提供的一种电流采样单元311的结构示意图。在一个实施例中，电流采样单元311包括m个电流采样电阻R1，所述多个电流采样电阻R1中每n个电流采样电阻R1相互并联为合并支路，合并支路之间依次串联。其中，m为n的整数倍，n≥2。

在本实施例中，通过串并联的形式降低单个电流采样电阻R1的功耗，减少单个电流采样电阻R1的发热程度。具体的，电流采样电阻R1发热不同时，电流采样电阻R1的工作会不稳定，则会影响电流反馈的准确性。通过减少单个电流采样电阻R1的发热程度以提高电流采样电阻R1的工作稳定性，从而提高电流反馈的准确性。

可选的，本实施例的电流采样电阻R1可以是康铜丝门型电阻。康铜丝电阻选用高精密合金丝并经过特殊工艺处理，其阻值低，精度高，温度系数低，具有无电感，高过载能力，受温度变化其阻值变化极小，可以大大提高电流反馈的准确性。

需要说明的是，第一反馈单元312、第二反馈单元321或电压采样单元可以参照电流采样单元311的说明，此处不作赘述。

参考图7，图7为一个实施例提供的另一种伺服驱动装置的结构示意图。在一个实施例中，如图7所示，伺服驱动装置10还包括散热模组400。散热模组400用于对所述驱动芯片组200散热。

具体的，驱动芯片组200在工作时产生的热量会影响驱动的稳定性。通过设置散热模组400对驱动芯片组200进行散热，可以提高驱动的稳定性。

在一个实施例中，散热模组400包散热器410和散热风扇420。散热器410与所述驱动芯片组200接触，用于传递所述驱动芯片组200产生的热量。散热风扇420用于产生风道，所述风道用于带走所述驱动芯片组200和/或所述散热器410的热量。

具体的，散热器410和驱动芯片组200接触，传递驱动芯片组200的热量，使得驱动芯片组200的发热下降。此外，散热风扇420产生风道带走驱动芯片组200和/或散热器410的热量，进一步降低了驱动芯片组200的发热。

需要说明的是，散热风扇420还可以对电流采样电阻R1和电压采样电阻R4进行散热。

在一个实施例中，散热器410为铝基板散热器410或铜基板散热器410。其中，虽然铝基板散热器410散热能力更好，但是驱动芯片组200的热量无法很好地通过铝基板传导出去。而铜基板散热器410的导热系数比铝基板散热器410的导热系数高，因此铜基板散热器410可以很好地传导驱动芯片组200的热量，更好地对驱动芯片组200进行散热。优选的，散热器410为铜基板散热器410。

具体的，第一版电路使用铝基板散热器410和一个主驱动芯片211+两个从驱动芯片212(3个驱动芯片210)并联散热风扇420的风道经过铝基板散热器410的底部带走热量，经过测试最高温度达120℃，接近驱动芯片210内部结点极限(150℃)。第二版改为使用铜质散热器410(铜导热系数比铝高，导热更好)和一个主驱动芯片211+四个从驱动芯片212(5个驱动芯片210)并联散热风扇420的风道不仅经过散热器410同时也经过驱动芯片210和电流采样电阻R1和电压采样电阻R4。经过测试驱动芯片组200表面最高温度为77.6℃。

因此，本实施例的至少一个驱动芯片210包括一个主驱动芯片211和四个从驱动芯片212。且散热器410为铜基板散热器410，使得驱动芯片组200的温度较低，稳定性较高。

参考图8，图8为一个实施例提供的另一种伺服驱动装置的结构示意图。在一个实施例中，如图8所示，伺服驱动装置10还包括保护模组500，所述保护模组500用于保护所述伺服驱动装置10。

具体的，伺服驱动装置10在进行驱动工作的过程中，会有一些电流电压突变的情况，通过设置保护模组500保护伺服驱动装置10，可以提高伺服驱动装置10的安全性。

在一个实施例中，驱动芯片210被配置有待机引脚，所述保护模组500包括保护光耦510。保护光耦510与所述待机引脚电连接，所述保护光耦510用于在自身导通时向所述待机引脚输入第一高电平，以使所述驱动芯片组200处于工作状态；并在自身断开时向所述待机引脚输入第一低电平，以使所述驱动芯片210处于待机状态。

其中，保护光耦510是指以光为媒介来传输电信号的器件，通常把发光器(红外线发光二极管LED)与受光器(光敏半导体管，光敏电阻)封装在同一管壳内。当输入端加电信号时发光器发出光线，受光器接受光线之后就产生光电流，从输出端流出，从而实现了“电—光—电”控制，从而对伺服驱动装置10进行保护的元器件。第一高电平可以根据需要设置。具体的，第一高电平的电压高于第一阈值，例如2.4V。第一低电平的电压低于第二阈值，例如2.4V。其中第一阈值≥第二阈值。驱动芯片组200处于待机状态是指至少一个驱动芯片210停止对驱动信号进行运放以及放大处理。

具体的，保护光耦510在自身断开时向所述待机引脚输入第一低电平，以使所述驱动芯片210处于待机状态，从而避免驱动芯片210继续异常工作导致损坏，对驱动芯片210进行保护。保护光耦510在自身导通时向所述待机引脚输入第一高电平，以使驱动芯片210处于工作状态，从而解除保护状态。

在一个实施例中，驱动芯片210被配置有输出控制引脚，所述保护光耦510还与所述输出控制引脚电连接，所述保护光耦510还用于在自身导通时向所述输出控制引脚输入第二高电平，以使所述驱动芯片210开始输出信号放大后的驱动信号；并在自身断开时向所述输出控制引脚输入第二低电平，以使所述驱动芯片210停止输出所述放大后的驱动信号。

其中，第二高电平可以根据需要设置。具体的，第二高电平的电压高于第三阈值，例如2.5V。第二低电平的电压低于第四阈值，例如2.5V。其中第三阈值≥第四阈值。驱动芯片210停止输出所述放大后的驱动信号是指驱动芯片210内部还处于工作状态，但是不输出放大后的驱动信号。

待机引脚可以是如图8的STAND-BY引脚(即9号脚)。输出控制引脚可以是如图8的MUTE引脚(即10号脚)。

具体的，保护光耦510在自身断开时向所述输出控制引脚输入第二低电平，以使所述驱动芯片210停止输出所述放大后的驱动信号，从而保护雕刻头2。保护光耦510在自身导通时向所述输出控制引脚输入第二高电平，以使所述驱动芯片210开始输出信号放大后的驱动信号，从而接触雕刻头2的保护状态。

在一个实施例中，保护光耦510在接收到断开控制信号时进行断开，其中，所述断开控制信号由与所述驱动芯片组200的输出端电连接的控制器判断所述驱动芯片组200输出的功率放大后的驱动信号超过设定阈值时生成。

在本实施例中，保护光耦510的断开和导通由控制器判断驱动芯片组200输出的驱动信号超过设定阈值时生成，从而对驱动芯片210和/或雕刻头2进行保护。

参考图9，图9为一个实施例提供的伺服驱动系统的结构示意图。在一个实施例中，如图9所示，一个实施例的伺服驱动系统包括伺服驱动装置10。其中，伺服驱动装置10可以参考上述任一实施例的描述，本实施例不作赘述。

在一个实施例中，伺服驱动系统还包括数字信号处理器(DSP)20、存储器(DDR)30和控制器(FPGA)40。具体的，将工作数据发送到控制器40中，控制器40进行解码后搬运给数字信号处理器20进行计算，数字信号处理器20将计算后的工作数据存储在存储器30中，控制器40再从存储器30中读取计算后的工作数据以控制处理器100模拟出一个为小信号的驱动信号发送给伺服驱动装置10的驱动芯片组200的驱动输入端，则驱动芯片组200输出驱动信号控制雕刻头2进行工作。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种伺服驱动装置，其特征在于，包括：

处理器，所述处理器用于模拟出雕刻头的驱动信号，所述驱动信号为正弦波信号，所述驱动信号用于驱动雕刻头工作；

驱动芯片组，所述驱动芯片组的驱动输入端与所述处理器电连接，所述驱动芯片组包括至少一个驱动芯片，所述至少一个驱动芯片的输出端分别与雕刻头的输入端电连接，所述驱动芯片组用于从所述处理器接收所述驱动信号，并通过所述至少一个驱动芯片分别对所述驱动信号进行放大处理后传输给所述雕刻头。

2.如权利要求1所述的伺服驱动装置，其特征在于，所述驱动芯片为多个，多个驱动芯片包括：

主驱动芯片，被配置有驱动信号输入引脚和至少一运放输出引脚，所述驱动信号输入引脚用于接收所述驱动信号，以对所述驱动信号进行运放处理，并对运放处理后的驱动信号进行功率放大处理；

至少一个从驱动芯片，至少一个从驱动芯片分别与对应的所述主驱动芯片的运放输出引脚电连接，每个所述从驱动芯片用于从所述主驱动芯片接收所述运放处理后的驱动信号，并对所述运放处理后的驱动信号进行功率放大处理；

其中，所述主驱动芯片输出的功率放大后的驱动信号以及每个所述从驱动芯片输出的功率放大后的驱动信号合并至所述雕刻头的输入端。

3.如权利要求2所述的伺服驱动装置，其特征在于，所述主驱动芯片包括：

运放集成单元，所述运放集成单元的驱动输入端与所述处理器电连接，用于接收所述驱动信号，并对所述驱动信号进行运放处理；

第一放大集成单元，所述第一放大集成单元的输入端与所述运放集成单元的输出端电连接，用于对所述运放处理后的驱动信号进行功率放大处理；

每个所述从驱动芯片包括：

第二放大集成单元，所述第二放大集成单元的输入端与所述运放集成单元的输出端电连接，用于接收所述运放处理后的驱动信号，并对所述运放处理后的驱动信号进行功率放大处理；

其中，所述第一放大集成单元输出的功率放大后的驱动信号以及每个所述第二放大集成单元输出的功率放大后的驱动信号合并至所述雕刻头的输入端。

4.如权利要求1所述的伺服驱动装置，其特征在于，还包括：

负反馈电路，所述负反馈电路的输入端与所述雕刻头电连接，所述负反馈电路的输出端与所述驱动芯片组的反馈输入端电连接，所述负反馈电路用于将与所述雕刻头的关联的反馈电信号反馈给所述驱动芯片组；

所述驱动芯片组还用于基于所述反馈电信号对所述驱动信号进行运放处理以及对运放处理后的驱动信号进行功率放大处理，并将功率放大后的驱动信号传输给所述雕刻头。

5.如权利要求4所述的伺服驱动装置，其特征在于，所述负反馈电路包括：

电流负反馈电路，所述电流负反馈电路的输入端与所述雕刻头的输出端电连接，所述电流负反馈电路的输出端与所述驱动芯片的运放集成单元的负反馈输入端电连接，用于将与所述雕刻头关联的第一反馈信号反馈给所述运放集成单元，以使所述运放集成单元基于所述第一反馈信号对所述驱动信号进行运放处理。

6.如权利要求5所述的伺服驱动装置，其特征在于，所述电流负反馈电路包括：

电流采样单元，所述电流采样单元的一端与所述雕刻头串联，所述电流采样单元的另一端接地，用于采集与所述雕刻头串联的电流信号，并将串联的电流信号转化为电压信号，电流信号转化的电压信号作为所述第一反馈信号；

第一反馈单元，所述第一反馈单元的一端与所述电流采样单元和所述雕刻头的连接端点电连接，所述第一反馈单元的另一端与驱动模块的反馈输入端电连接，用于将所述第一反馈信号反馈至所述驱动模块。

7.如权利要求6所述的伺服驱动装置，其特征在于，所述电流采样单元包括m个电流采样电阻，所述多个电流采样电阻中每n个电流采样电阻相互并联为合并支路，合并支路之间依次串联；

其中，m为n的整数倍，n≥2。

8.如权利要求5所述的伺服驱动装置，其特征在于，所述负反馈电路还包括：

电压负反馈电路，所述电压负反馈电路的输入端与所述雕刻头的输入端电连接，所述电压负反馈电路的输出端与所述运放集成单元的负反馈输入端电连接，用于将与所述雕刻头关联的第二反馈信号反馈给所述运放集成单元，以使所述运放集成单元基于所述第二反馈信号和所述第一反馈信号对所述驱动信号进行运放处理。

9.如权利要求1所述的伺服驱动装置，其特征在于，所述处理器为16位并口的DAC芯片。

10.一种伺服驱动系统，其特征在于，包括如权利要求1-9任一项所述的伺服驱动装置。

Images