CN214474984U - 接口电路 - Google Patents

Abstract

本申请提供了一种接口电路，该接口电路包括USB接口单元和FPGA，其中，USB接口单元包括至少一个USB接口，USB接口用于接收原始数据；FPGA包括多个转换模块，转换模块与USB接口通信，并用于将原始数据转换为预定格式的数据，多个转换模块对应的预定格式不同。相比现有技术中使用ASIC芯片，只能将USB接口扩展成预定的接口，导致USB接口扩展的灵活性较差的问题，本申请的接口电路，可以将USB接口数据转换为SPI、JTAG、I2C、I2S或者UART等不同的格式数据，保证了USB接口扩展的灵活性较高。同时，相比使用ASIC芯片扩展USB接口，本申请使用FPGA进行USB接口扩展，保证了成本较低。

Description

接口电路

技术领域

本申请涉及半导体领域，具体而言，涉及一种接口电路。

背景技术

随着集成电路技术的不断发展，USB(Universal Serial Bus，通用串行总线)接口应用越来越广泛，被广泛地应用于个人计算机和移动设备等信息通讯产品。而基于USB接口的各种低速接口的扩展已成为USB接口使用中的热点需求，例如基于USB接口的SPI(SerialPeripheral Interface，串行外设接口)、JTAG(Joint Test Action Group，联合测试工作组)接口、I2C(Inter-Integrated Circuit，两线式串行总线)接口、I2S(Inter-Ic Sound，集成电路内置音频总线)接口、UART(Universal Asynchronous Receiver/Transmitter，通用异步收发传输器)接口等的扩展。

目前，比较常用的USB扩展低速接口的器件，多为ASIC芯片，比如FT232HL芯片是较为常用的USB芯片。但是，使用ASIC芯片实现USB低速接口扩展具有灵活性不足的问题。

因此，亟需一种结构，来解决现有技术中使用ASIC芯片实现USB接口扩展的灵活性较差的问题。

在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

实用新型内容

本申请的主要目的在于提供一种接口电路，以解决现有技术中使用ASIC芯片实现USB接口扩展的灵活性较差的问题。

为了实现上述目的，根据本申请的一个方面，提供了接口电路，包括USB接口单元和FPGA，其中，所述USB接口单元包括至少一个USB接口，所述USB接口用于接收原始数据；所述FPGA包括多个转换模块，所述转换模块与所述USB接口通信，并用于将所述原始数据转换为预定格式的数据，多个所述转换模块对应的所述预定格式不同。

可选地，所述接口电路还包括调试接口，所述调试接口与所述转换模块通信。

可选地，所述调试接口为JTAG接口。

可选地，所述USB接口包括至少一个第一USB接口和至少一个第二USB接口。

可选地，所述第一USB接口为USB1.1数据接口。

可选地，所述第二USB接口为USB2.0数据接口，所述USB接口单元还包括至少一个PHY芯片，所述PHY芯片与所述USB2.0数据接口以及所述FPGA分别通信。

可选地，所述FPGA还包括第一收发器和第二收发器，其中，所述第一收发器与所述第一USB接口通信；所述第二收发器与所述PHY芯片通信。

可选地，所述接口电路还包括振荡器，所述振荡器与所述FPGA电连接。

可选地，所述接口电路还包括电源装置，所述电源装置包括多个电源模块，多个所述电源模块的电压相同或不同，所述FPGA以及所述USB接口单元分别与对应的所述电源模块电连接。

可选地，所述接口电路还包括至少一个预留接口，所述预留接口与所述FPGA通信，所述预留接口用于功能扩展。

所述的接口电路，包括USB接口单元和FPGA，USB接口单元包括至少一个USB接口，FPGA包括多个转换模块，所述转换模块与所述USB接口通信，所述USB接口接收原始数据，所述转换模块将原始数据转换为预定格式的数据，且多个所述转换模块对应的所述预定格式不同。相比现有技术中使用ASIC芯片，一个USB接口只能扩展成一种预定的接口，导致USB接口扩展的灵活性较差的问题，本申请的所述接口电路中，所述USB接口可以和一个所述转换模块通信，将USB接口数据转换为预定格式的数据，比如，将USB接口数据转换为SPI、JTAG、I2C、I2S或者UART等的格式的数据；所述USB接口也可以和多个所述转换模块通信，将USB接口数据转换为多种预定格式的数据，比如，将USB接口数据转换为SPI、JTAG、I2C、I2S以及UART等多种不同的格式的数据，这样保证了USB接口扩展的灵活性较高。同时，相比使用ASIC芯片进行USB接口扩展，本申请使用FPGA进行USB接口扩展，保证了成本较低，且功耗较小。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了根据本申请的实施例的接口电路的结构示意图；

图2示出了本申请的一种具体的实施例的接口电路的结构示意图。

其中，上述附图包括以下附图标记：

10、接口电路；100、USB接口单元；101、USB接口；102、第一USB接口；103、第二USB接口；104、PHY芯片；200、FPGA；201、转换模块；202、第一收发器；203、第二收发器；300、调试接口；400、振荡器；500、电源装置；600、预留接口。

具体实施方式

应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

正如背景技术所介绍的，现有技术中使用ASIC芯片实现USB接口扩展的灵活性较差，为了解决如上，本申请提出了一种接口电路。

根据本申请的一种典型的实施例，提供了接口电路，如图1所示，上述接口电路10包括USB接口单元100和FPGA200，其中，上述USB接口单元100包括至少一个USB接口101，上述USB接口101用于接收原始数据；上述FPGA200包括多个转换模块201，上述转换模块201与上述USB接口101通信，并用于将上述原始数据转换为预定格式的数据，多个上述转换模块对应的上述预定格式不同。

上述的接口电路，包括USB接口单元和FPGA，USB接口单元包括至少一个USB接口，FPGA包括多个转换模块，上述转换模块与上述USB接口通信，上述USB接口接收原始数据，上述转换模块将原始数据转换为预定格式的数据，且多个上述转换模块对应的上述预定格式不同。相比现有技术中使用ASIC芯片，一个USB接口只能扩展成一种预定的接口，导致USB接口扩展的灵活性较差的问题，本申请的上述接口电路中，上述USB接口可以和一个上述转换模块通信，将USB接口数据转换为预定格式的数据，比如，将USB接口数据转换为SPI、JTAG、I2C、I2S或者UART等的格式的数据；上述USB接口也可以和多个上述转换模块通信，将USB接口数据转换为多种预定格式的数据，比如，将USB接口数据转换为SPI、JTAG、I2C、I2S以及UART等多种不同的格式的数据，这样保证了USB接口扩展的灵活性较高。同时，相比使用ASIC芯片进行USB接口扩展，本申请使用FPGA进行USB接口扩展，保证了成本较低，且功耗较小。

本申请的一种具体的实施例中，上述FPGA可以为

GW1NS-4型号的FPGA芯片，其内嵌有FPGA逻辑模块单元，方便灵活，可实现多种外设控制功能，具有高性能、低功耗、使用灵活、瞬时启动、低成本、非易失性、高安全性、方便扩展等特点，适用于高速低成本的应用场合。GW1NS-4型号芯片是一款系统级封装芯片，同时具有高性能的DSP(Digital SignalProcessing,数字信号处理)资源，高速的LVDS(Low Voltage Differential Signaling，低电压差分信号)接口以及丰富的块状静态随机存取存储器存储器资源。当然，上述的FPGA还可以为现有技术中任何合适的FPGA芯片，本领域技术人员可以根据实际情况进行灵活选择。

根据本申请的一种具体的实施例，如图2所示，上述接口电路10还包括调试接口300，上述调试接口300与上述转换模块201通信。上述调试接口在FPGA下载调试时使用。

根据本申请的另一种具体的实施例，上述调试接口为JTAG接口。当然，上述调试接口还可以为现有技术中任何可行的其他类型接口。

为了进一步地保证USB接口扩展的灵活性较高，本申请的又一种具体的实施例中，如图2所示，上述USB接口101包括至少一个第一USB接口102和至少一个第二USB接口103。这样可以满足不同的USB数据传输速度需求。

根据本申请的再一种具体的实施例，上述第一USB接口为USB1.1数据接口。通过上述第一USB接口，可以实现USB1.1数据通信。

一种具体的实施例中，上述第一USB接口可以直接连接到FPGA的一对LVDS引脚上，上述FPGA可以支持全速12Mbps的串行数据传输速率。

本申请的另一种具体的实施例中，如图2所示，上述第二USB接口103为USB2.0数据接口，上述USB接口单元100还包括至少一个PHY芯片104，上述PHY芯片104与上述USB2.0数据接口以及上述FPGA200分别通信。上述第二USB接口，通过上述PHY芯片与上述FPGA通信，可以实现USB1.1数据以及USB2.0数据通信。上述PHY芯片可以实现USB物理层数据功能，支持高速480Mbps和全速12Mbps的串行数据传输速率。

在实际的应用过程中，如图2所示，上述FPGA200还包括第一收发器202和第二收发器203，其中，上述第一收发器202与上述第一USB接口102通信；上述第二收发器203与上述PHY芯片104通信。上述第一收发器和上述第二书发起实现了USB链路控制，其中，上述第一收发器支持全速12Mb/s的传输速度，上述第二收发器支持高速480Mb/s的传输速度以及全速12Mb/s的传输速度。

一种具体的实施例中，上述第一收发器为第一USB总线收发器，实现了第一USB总线链路控制；上述第二收发器为第二USB总线收发器，实现了第二USB总线链路控制。

本申请的一种实施例中，如图2所示，上述接口电路10还包括振荡器400，上述振荡器400与上述FPGA200电连接。上述接口电路，通过上述振荡器给上述FPGA提供需要的时钟信号。

为了保证能够产生频率高度稳定的时钟信号，一种具体的实施例中，上述振荡器为晶体振荡器，上述晶体振荡器提供了27MHz时钟，其通过FPGA内嵌PLL(Phase LockedLoop，锁相环)进行倍频和分频功能，实现电路所需时钟频率。

根据本申请的另一种具体的实施例，如图2所示，上述接口电路10还包括电源装置500，上述电源装置500包括多个电源模块，多个上述电源模块的电压相同或不同，上述FPGA以及上述USB接口单元分别与对应的上述电源模块电连接。

本申请的又一种具体的实施例中，上述电源装置为直流电流装置，多个上述电源模块分别为3.3V、1.8V以及1.2V电源模块，其中，1.2V、1.8V以及3.3V电源模块与FPGA电连接，用于给FPGA提供其所需电压，1.8V以及3.3V电源模块与USB接口单元中的PHY芯片电连接，用于给PHY芯片提供其所需电压。

在实际的应用过程中，上述电源装置中的3.3V电源模块还与上述振荡器电连接，用于给上述振荡器供电。

为了进一步地上述接口电路的功能可扩展性较强，根据本申请的再一种具体的实施例，如图2所示，上述接口电路10还包括至少一个预留接口600，上述预留接口与上述FPGA通信，上述预留接口用于功能扩展。上述接口电路，通过上述预留接口可以扩展为SPI、JTAG接口、I2C接口、I2S接口或者UART接口，这样进一步地保证了上述接口电路的功能可扩展性较强。

在实际的应用过程中，上述预留接口可以为现有技术中任意合适的接口，一种具体的实施例中，上述预留接口为GPIO(General-purpose-input/output，通用型之输入输出)接口。

本申请的另一种具体的实施例中，如图2所示，上述电源装置还包括2.5V电源模块，2.5V电源模块与上述GPIO接口电连接。

为了使得本领域技术人员更加清楚明白地了解本申请的技术方案，以下将结合具体实施例进行说明。

实施例1

USB接口扩展为JTAG接口：

如图2所示，USB接口单元包括一个USB接口和PHY芯片，上述USB接口包括一个USB1.1数据接口和一个USB2.0数据接口，上述USB1.1数据接口与FPGA直接通信，用户通过上位机编写程序，直接通过USB1.1数据接口把程序下载到FPGA中，实现USB1.1数据转JTAG数据。上述USB2.0数据接口通过PHY芯片与FPGA通信，用户通过上位机编写程序，通过USB2.0数据接口把程序下载到FPGA中，实现USB2.0转JTAG。

实施例2

USB接口扩展为UART接口：

如图2所示，USB接口单元包括一个USB接口和PHY芯片，上述USB接口包括一个USB1.1数据接口和一个USB2.0数据接口，上述USB1.1数据接口与FPGA直接通信，用户通过上位机编写程序，直接通过上述USB1.1数据接口把程序下载到FPGA中，FPGA可通过上述USB1.1数据接口直接和上位机进行UART通信。上述USB2.0数据接口通过PHY芯片与FPGA通信，用户通过上位机编写程序，通过USB2.0数据接口把程序下载到FPGA中，FPGA可通过上述USB2.0数据接口直接和上位机进行UART通信。

从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：

本申请的上述的接口电路，包括USB接口单元和FPGA，USB接口单元包括至少一个USB接口，FPGA包括多个转换模块，上述转换模块与上述USB接口通信，上述USB接口接收原始数据，上述转换模块将原始数据转换为预定格式的数据，且多个上述转换模块对应的上述预定格式不同。相比现有技术中使用ASIC芯片，一个USB接口只能扩展成一种预定的接口，导致USB接口扩展的灵活性较差的问题，本申请的上述接口电路中，上述USB接口可以和一个上述转换模块通信，将USB接口数据转换为预定格式的数据，比如，将USB接口数据转换为SPI、JTAG、I2C、I2S或者UART等的格式的数据；上述USB接口也可以和多个上述转换模块通信，将USB接口数据转换为多种预定格式的数据，比如，将USB接口数据转换为SPI、JTAG、I2C、I2S以及UART等多种不同的格式的数据，这样保证了USB接口扩展的灵活性较高。同时，相比使用ASIC芯片进行USB接口扩展，本申请使用FPGA进行USB接口扩展，保证了成本较低，且功耗较小。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种接口电路，其特征在于，包括：

USB接口单元，包括至少一个USB接口，所述USB接口用于接收原始数据；

FPGA，包括多个转换模块，所述转换模块与所述USB接口通信，并用于将所述原始数据转换为预定格式的数据，多个所述转换模块对应的所述预定格式不同。

2.根据权利要求1所述的接口电路，其特征在于，所述接口电路还包括：

调试接口，所述调试接口与所述转换模块通信。

3.根据权利要求2所述的接口电路，其特征在于，所述调试接口为JTAG接口。

4.根据权利要求1所述的接口电路，其特征在于，所述USB接口包括至少一个第一USB接口和至少一个第二USB接口。

5.根据权利要求4所述的接口电路，其特征在于，所述第一USB接口为USB1.1数据接口。

6.根据权利要求4所述的接口电路，其特征在于，所述第二USB接口为USB2.0数据接口，所述USB接口单元还包括：

至少一个PHY芯片，所述PHY芯片与所述USB2.0数据接口以及所述FPGA分别通信。

7.根据权利要求6所述的接口电路，其特征在于，所述FPGA还包括：

第一收发器，与所述第一USB接口通信；

第二收发器，与所述PHY芯片通信。

8.根据权利要求1至7中任一项所述的接口电路，其特征在于，所述接口电路还包括：

振荡器，与所述FPGA电连接。

9.根据权利要求1至7中任一项所述的接口电路，其特征在于，所述接口电路还包括：

电源装置，包括多个电源模块，多个所述电源模块的电压相同或不同，所述FPGA以及所述USB接口单元分别与对应的所述电源模块电连接。

10.根据权利要求1至7中任一项所述的接口电路，其特征在于，所述接口电路还包括：

至少一个预留接口，所述预留接口与所述FPGA通信，所述预留接口用于功能扩展。

Images