CN214315221U - 场效应晶体管电路、装置、芯片及电池管理系统 - Google Patents

场效应晶体管电路、装置、芯片及电池管理系统 Download PDF

Info

Publication number
CN214315221U
CN214315221U CN202120350700.9U CN202120350700U CN214315221U CN 214315221 U CN214315221 U CN 214315221U CN 202120350700 U CN202120350700 U CN 202120350700U CN 214315221 U CN214315221 U CN 214315221U
Authority
CN
China
Prior art keywords
field effect
effect transistor
transistor
switch
parasitic diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202120350700.9U
Other languages
English (en)
Inventor
周号
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Maiju Microelectronics Co Ltd
Original Assignee
Zhuhai Maiju Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Maiju Microelectronics Co Ltd filed Critical Zhuhai Maiju Microelectronics Co Ltd
Application granted granted Critical
Publication of CN214315221U publication Critical patent/CN214315221U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M10/4257—Smart batteries, e.g. electronic circuits inside the housing of the cells or batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M2010/4271—Battery management systems including electronic circuits, e.g. control of current or voltage to keep battery in healthy state, cell balancing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

本公开提供了一种场效应晶体管电路，包括：场效应晶体管，所述场效应晶体管包括栅极、源极、漏极、衬底、第一寄生二极管和第二寄生二极管，其中所述第一寄生二极管和第二寄生二极管反向串联，所述第一寄生二极管和第二寄生二极管的串联电路的一端连接所述源极，并且所述串联电路的另一端连接所述漏极，所述第一寄生二极管和第二寄生二极管的连接点与所述衬底连接；以及开关，所述开关的一端与所述连接点连接，所述开关的另一端与所述源极连接。本公开还提供了一种充放电控制装置、芯片、电池管理系统、及电设备。

Description

场效应晶体管电路、装置、芯片及电池管理系统
技术领域
本公开涉及一种场效应晶体管电路、充放电控制装置、芯片、电池管理系统、及电设备。
背景技术
在电池系统中，电池的过度充电和过度放电不仅会降低电池的使用寿命，严重时还会引发爆炸和火灾的安全事故。该电池例如为锂电池组等。
图1示出了根据现有技术的传统过流检测方式。
电池正常放电时，驱动单元的输出的控制信号OD和OC端口的电压通常为VDD、5V或15V左右，控制信号OD和OC分别连接到保护开关MOS晶体管M1和M2的栅极(G)，此时M1和M2工作在线性区， M1和M2的漏极(D)和源极(S)等效为一个导通电阻，导通电阻值为 Ron。
放电电流Idsg从P-端流向B-端，P-端的电压较高，当检测到P-端与 B-端的电压差(Idsg*Ron)达到某一限定值时，控制信号OD的电压从诸如VDD变为VB-(B-端的电压)，从而关断M1，关断放电通路。控制信号OC可仍保持诸如VDD电位，M2可仍出于开启状态。
类似地，电池正常充电时，M1、M2的栅极电压为VDD。电流从B- 端流向P-端，P-端的电压较低，当B-端与P-端的电压差(Ichg*Ron)达到某一限定值，控制信号OC的电压从诸如VDD变为VB-，关断M2，切断充电通路。控制信号OD可仍保持诸如VDD电位，M1可仍处于开启状态。
在图1所示的电路结构中，在正常充电过程中，M1、M2的导通电阻Ron的串联于电池及外部充电器的回路中，所以系统充电时，因M1和 M2的导通电阻引起的功率损耗PLoss＝Ichg*[2*Ron]2，该功率损耗直接转变成了系统的发热。这样，系统充电时因M1的M2的热损耗导致的温升为ΔT＝PLoss/(C*m)，其中C为系统比热系数，m为系统质量。
锂电池系统的安全工作温度通常在45℃左右，所以为了控制系统因为M1和M2的导通电阻的热耗散带来的系统温度升高，必须控制充电电流的最大值Ichg(max)＝PLoss(max)/([2*Ron]2)，这样充电电流变小，势必会延长系统的充电时间。
类似地，在放电过程中，M1和M2的导通电阻Ron的串联于电池和负载(RLoad)的回路中，由M1和M2的导通电阻引起的热损耗 PLoss＝Idsg*[2*Ron]2。该功率损耗降低了电池能量的利用效率，也限制了最大放电电流。系统放电时因M1和M2的热损耗导致的ΔT＝PLoss/(C*m)，其中C为系统比热系数，m为系统质量。锂电池系统的安全工作温度通常在45℃左右，所以为了控制系统因为M1和M2的导通电阻的热耗散带来的系统温度升高，必须控制充电电流的最大值Idsg(max)＝PLoss(max)/ ([2*Ron]2)。这样将会限制电池系统能够输出的最大电流。
实用新型内容
为了解决上述技术问题之一，本公开提供了一种场效应晶体管电路、充放电控制装置、芯片、电池管理系统、及电设备。
根据本公开的一个方面，一种场效应晶体管电路，包括：
场效应晶体管，所述场效应晶体管包括栅极、源极、漏极、衬底、第一寄生二极管和第二寄生二极管，其中所述第一寄生二极管和第二寄生二极管反向串联，所述第一寄生二极管和第二寄生二极管的串联电路的一端连接所述源极，并且所述串联电路的另一端连接所述漏极，所述第一寄生二极管和第二寄生二极管的连接点与所述衬底连接；以及
开关，所述开关的一端与所述连接点连接，所述开关的另一端与所述源极连接，
所述场效应晶体管导通且所述开关导通从而所述源极与所述衬底连通，所述场效应晶体管断开且所述开关断开从而所述源极与所述衬底断开，所述衬底处于浮空状态。
根据本公开的至少一个实施方式，所述场效应晶体管导通且所述开关导通从而所述源极与所述衬底连通时，所述场效应晶体管的导电沟道形成，所述场效应晶体管断开且所述开关断开从而所述源极与所述衬底断开时，所述场效应晶体管的导电沟道不形成并且所述衬底处于浮空状态。
根据本公开的至少一个实施方式，所述第一寄生二极管和第二寄生二极管的串联电路设置成，在所述源极和所述漏极之间不会通过所述串联电路形成导电通路。
根据本公开的至少一个实施方式，所述场效应晶体管为NMOS晶体管，当所述栅极与所述源极之间的栅源电压大于所述场效应晶体管的导通阈值电压时所述场效应晶体管导通，当所述栅源电压小于所述导通阈值电压时所述场效应晶体管断开；或者，
所述场效应晶体管为PMOS晶体管，当所述栅极与所述源极之间的栅源电压小于所述场效应晶体管的导通阈值电压时所述场效应晶体管导通，当所述栅源电压大于所述导通阈值电压时所述场效应晶体管断开。
根据本公开的至少一个实施方式，所述场效应晶体管为NMOS晶体管时，所述第一寄生二极管的阳极与所述第二寄生二极管的阳极连接，所述第一寄生二极管的阴极与所述漏极连接，所述第二寄生二极管的阴极与所述源极连接；或者
所述场效应晶体管为PMOS晶体管时，所述第一寄生二极管的阴极与所述第二寄生二极管的阴极连接，所述第一寄生二极管的阳极与所述漏极连接，所述第二寄生二极管的阳极与所述源极连接。
根据本公开的至少一个实施方式，所述开关为NMOS型和/或 PMOS型晶体管开关，所述晶体管开关的栅极与所述场效应晶体管的栅极连接，所述晶体管开关的源极与所述连接点连接，所述晶体管开关的漏极与所述场效应晶体管的源极连接。
根据本公开的至少一个实施方式，所述开关为三极管，所述三极管的基极经由第一电阻连接至场效应晶体管的所述栅极，所述三极管的发射极/集电极连接所述连接点，所述三极管的集电极/发射极连接所述场效应集体管的源极。
根据本公开的至少一个实施方式，所述场效应晶体管的栅极与漏极之间连接有第二开关，
所述第二开关设置为：当所述场效应晶体管断开时，所述第二开关确保所述场效应晶体管的栅极氧化层不会被击穿和/或所述场效应晶体管不形成导电沟道。
根据本公开的至少一个实施方式，所述场效应晶体管的栅极与漏极之间连接有第二开关，所述第二开关为耐压二极管，
当所述场效应晶体管为NMOS晶体管时，所述耐压二极管的阳极与所述场效应晶体管的栅极直接连接或间接连接，所述耐压二极管的阴极与所述场效应晶体管的漏极直接连接或间接连接；或者当所述场效应晶体管为PMOS晶体管时，所述耐压二极管的阴极与所述场效应晶体管的栅极直接连接或间接连接，所述耐压二极管的阳极与所述场效应晶体管的漏极直接连接或间接连接。
根据本公开的至少一个实施方式，所述场效应晶体管的栅极与漏极之间连接有三极管，所述三极管的发射极/集电极连接所述场效应晶体管的栅极，所述三极管的集电极/发射极连接所述场效应晶体管的漏极。
根据本公开的至少一个实施方式，所述场效应晶体管的栅极与漏极之间连接有第二开关，
当所述场效应晶体管为NMOS晶体管时，所述第二开关为第二 NMOS晶体管开关，所述第二NMOS开关晶体管具有第三寄生二极管，所述第二NMOS晶体管的源极与第三寄生二极管的一端、与所述场效应晶体管的栅极直接连接或间接连接，所述第二NMOS晶体管的漏极与第三寄生二极管的另一端、与所述场效应晶体管的漏极直接连接或间接连接；或者
当所述场效应晶体管为PMOS晶体管时，所述第二开关为第二 PMOS晶体管开关，所述第二PMOS晶体管开关具有第三寄生二极管，所述第二PMOS晶体管开关的源极和第三寄生二极管的一端、与所述场效应晶体管的栅极直接连接或间接连接，所述第二PMOS晶体管的漏极和第三寄生二极管的另一端、与所述场效应晶体管的漏极直接连接或间接连接。
根据本公开的至少一个实施方式，通过第一肖特基二极管与第二肖特基二极管来替代所述开关，
当所述场效应晶体管为NMOS晶体管时，所述第一肖特基二极管的阴极与所述第二肖特基二极管的阴极连接并且与所述衬底连接，所述第一肖特基二极管的阳极与所述漏极连接，所述第二肖特基二极管的阳极与所述源极连接；或者，
当所述场效应晶体管为PMOS晶体管时，所述第一肖特基二极管的阳极与所述第二肖特基二极管的阳极连接并且与所述衬底连接，所述第一肖特基二极管的阴极与所述漏极连接，所述第二肖特基二极管的阴极与所述源极连接。
根据本公开的至少一个实施方式，所述场效应晶体管的栅极与漏极之间连接有第二开关，
所述第二开关设置为：当所述场效应晶体管断开时，所述第二开关确保所述场效应晶体管的栅极氧化层不会被击穿和/或所述场效应晶体管不形成导电沟道。
根据本公开的至少一个实施方式，所述场效应晶体管的栅极与漏极之间连接有第二开关，所述第二开关为耐压二极管，
当所述场效应晶体管为NMOS晶体管时，所述耐压二极管的阳极与所述场效应晶体管的栅极直接连接或间接连接，所述耐压二极管的阴极与所述场效应晶体管的漏极直接连接或间接连接；或者当所述场效应晶体管为PMOS晶体管时，所述耐压二极管的阴极与所述场效应晶体管的栅极直接连接或间接连接，所述耐压二极管的阳极与所述场效应晶体管的漏极直接连接或间接连接。
根据本公开的至少一个实施方式，所述场效应晶体管的栅极与漏极之间连接有第二开关，
当所述场效应晶体管为NMOS晶体管时，所述第二开关为第二 NMOS晶体管开关，所述第二NMOS开关晶体管具有第三寄生二极管，所述第二NMOS晶体管的源极与第三寄生二极管的一端、与所述场效应晶体管的栅极直接连接或间接连接，所述第二NMOS晶体管的漏极与第三寄生二极管的另一端、与所述场效应晶体管的漏极直接连接或间接连接；或者
当所述场效应晶体管为PMOS晶体管时，所述第二开关为第二 PMOS晶体管开关，所述第二PMOS晶体管开关具有第三寄生二极管，所述第二PMOS晶体管开关的源极和第三寄生二极管的一端、与所述场效应晶体管的栅极直接连接或间接连接，所述第二PMOS晶体管的漏极和第三寄生二极管的另一端、与所述场效应晶体管的漏极直接连接或间接连接。
根据本公开的另一方面，一种如上所述的场效应晶体管电路的控制方法，其特征在于，所述方法包括：
所述场效应晶体管被控制为导通，并且所述开关被控制为导通，以使得所述源极与所述衬底连通；以及
所述场效应晶体管被控制为断开，并且所述开关被控制为断开以使得所述源极与所述衬底断开，所述衬底处于浮空状态。
根据本公开的再一方面，一种充放电控制装置，所述充放电控制装置用于对电池/电池组的充电电流和/或放电电流进行控制，其特征在于，包括：
如上所述的场效应晶体管电路；以及
驱动电路，所述驱动电路为所述场效应晶体管电路的所述场效应晶体管的栅极提供驱动信号，以便当充电电流和/或放电电流正常时，所述场效应晶体管导通，当充电电流和/或放电电流异常时，所述场效应晶体管断开。
根据本公开的再一方面，所述场效应晶体管电路设置在所述电池/ 电池组的正极侧或者负极侧。
根据本公开的至少一个实施方式，还包括：
检测电路，所述检测电路用于对所述充电电流和/或放电电流进行检测；以及
控制逻辑电路，所述控制逻辑电路基于所述检测电路的检测信号来向所述驱动电路提供开关控制信号。
根据本公开的又一方面，一种芯片，所述芯片集成有如上所述的场效应晶体管电路，或者集成有如上所述的充放电控制装置。
根据本公开的又一方面，一种电池管理系统，包括如上所述的场效应晶体管电路，或者包括如上所述的充放电控制装置。
根据本公开的又一方面，一种电设备，包括：
电池/电池组，所述电池/电池组用于为所述电设备中的其他部件供电；以及
如上所述的场效应晶体管电路，所述场效应晶体管电路用于对所述电池/电池组的充电电流或放电电流进行控制；或者如上所述的充放电控制装置，所述充放电控制装置用于对所述电池/电池组的充电电流或放电电流进行控制；或者如上所述的芯片，所述芯片用于对所述电池/电池组的充电电流或放电电流进行控制。
附图说明
附图示出了本公开的示例性实施方式，并与其说明一起用于解释本公开的原理，其中包括了这些附图以提供对本公开的进一步理解，并且附图包括在本说明书中并构成本说明书的一部分。
图1示出了现有技术的电池管理示意图。
图2示出了一种电池管理示意图。
图3示出了一种电池管理示意图。
图4示出了一种电池管理示意图。
图5示出了一种电池管理示意图。
图6示出了一种电池管理示意图。
图7示出了根据本公开一个实施方式的电池管理示意图。
图8示出了根据本公开一个实施方式的电池管理示意图。
图9示出了根据本公开一个实施方式的电池管理示意图。
图10示出了根据本公开一个实施方式的电池管理示意图。
图11示出了根据本公开一个实施方式的电池管理示意图。
图12示出了根据本公开一个实施方式的电池管理示意图。
图13示出了根据本公开一个实施方式的电池管理示意图。
图14示出了根据本公开一个实施方式的电池管理示意图。
图15示出了根据本公开一个实施方式的电池管理示意图。
图16示出了根据本公开一个实施方式的电池管理示意图。
图17示出了根据本公开一个实施方式的电池管理示意图。
图18示出了根据本公开一个实施方式的电池管理示意图。
图19示出了根据本公开一个实施方式的电池管理方法流程图。
图20示出了根据本公开一个实施方式的电池管理示意图。
图21示出了根据本公开一个实施方式的电池管理示意图。
图22示出了根据本公开一个实施方式的电设备示意图。
具体实施方式
下面结合附图和实施方式对本公开作进一步的详细说明。可以理解的是，此处所描述的具体实施方式仅用于解释相关内容，而非对本公开的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本公开相关的部分。
需要说明的是，在不冲突的情况下，本公开中的实施方式及实施方式中的特征可以相互组合。下面将参考附图并结合实施方式来详细说明本公开的技术方案。
除非另有说明，否则示出的示例性实施方式/实施例将被理解为提供可以在实践中实施本公开的技术构思的一些方式的各种细节的示例性特征。因此，除非另有说明，否则在不脱离本公开的技术构思的情况下，各种实施方式/实施例的特征可以另外地组合、分离、互换和/或重新布置。
当一个部件被称作“连接到”或“结合到”另一部件时，该部件可以直接在所述另一部件上、直接连接到或直接结合到所述另一部件，或者可以存在中间部件。然而，当部件被称作“直接连接到”或“直接结合到”另一部件时，不存在中间部件。为此，术语“连接”可以指物理连接、电气连接等，并且具有或不具有中间部件。
为了解决现有技术中所存在的问题，例如为了解决充电开关和放电开关所带来的功率损耗，从而影响电池系统的性能等问题，需要降低电流通路中MOS晶体管的串联导通电阻。因此可仅采用图1所示的MOS 晶体管M1或M2串联于电流通路，利用MOS晶体管中的一个来作为充电开关和放电开关。显然，采用一个MOS晶体管时，可以使得导通电阻减小一半，并且功率消耗降低为原来的四分之一。
下面将针对采用一个MOS晶体管来作为充电开关和放电开关的情况进行说明。
图2示出了电池放电的情况。充放电开关仅使用MOS晶体管M1而省略MOS晶体管M2的情况为例进行说明，如图2所示，MOS晶体管 M1的源极S与电池的B-端连接，并且MOS晶体管M1的漏极D与外部负载的P-端连接，MOS晶体管M1具有寄生二极管D1。MOS晶体管 M1的栅极G接收来自驱动单元的控制信号，以便进行导通与关断。其中 MOS晶体管M1的源极S与MOS晶体管M1的衬底(Bulk，B端)短接。通过采用一个MOS晶体管M1，显然将会使得充放电开关的导通电阻Ron降低至一半。
电池对外部负载放电时，回路中电流的流动方向为：放电电流Idsg从P-端流向B-端，B-端的电压高于P-端的电压，当检测到P-端与B-端的电压差(Idsg*Ron)达到某一阈值时，MOS晶体管M1的栅极的控制信号的电压从高电平(例如VDD，驱动单元的供电电压)变为VP-(P-端的电压),从而关断M1，关断放电通路。
图3示出了电池充电的情况。充放电开关仅使用M1而省略M2的情况为例进行说明，如图3所示，MOS晶体管M1的源极S与电池的B- 端连接，并且MOS晶体管M1的漏极D与外部负载的P-端连接，MOS 晶体管M1具有寄生二极管D1。MOS晶体管M1的栅极G接收来自驱动单元的控制信号，以便进行导通与关断。其中MOS晶体管M1的源极 S与MOS晶体管M1的衬底(Bulk，B端)短接。通过采用一个MOS 晶体管M1，显然将会使得充放电开关的导通电阻Ron降低至一半。
电池通过外接充电器进行充电时，回路中电流的流动方向为：充电电流Ichg从B-端流向P-端，P-端的电压高于B-端的电压，当检测到B-端与P-端的电压差(Ichg*Ron)达到某一阈值时，为了关断M1，MOS晶体管M1的栅极的控制信号电压从高电平(VDD,驱动电路供电电压)变为 VB-,即栅极G和源极S短接，VG＝VS＝VB-。
D1为MOS晶体管M1的天然的寄生体二极管，寄生二极管D1的正端(阳极，P型掺杂)为MOS晶体管M1的P阱(Bulk)，寄生二极管 D1的负端(阴极，N型掺杂)为MOS晶体管M1的漏极D。所以，即使MOS晶体管M1的栅极G的控制信号的电压为VB-，MOS晶体管M1 关断(导电沟道不形成)，但是充电电流仍然通过寄生二极管D1继续流动，继续对电池进行充电。
因此由于寄生二极管D1的存在，在充电过流情况下，MOS晶体管 M1仍然无法彻底关断充电电流。
下面针对充放电开关仅使用M2而省略M1的情况进行说明。
图4示出了在放电情况下的示例，如图4所示，MOS晶体管M2的漏极D与电池的B-端连接，并且MOS晶体管M2的源极S与外部负载的P-端连接，MOS晶体管M2具有寄生二极管D1。MOS晶体管M2的栅极G接收来自驱动单元的控制信号，以便进行导通与关断。其中MOS 晶体管M2的源极S与MOS晶体管M2的衬底(Bulk，B端)短接。通过采用一个MOS晶体管M2，显然将会使得充放电开关的导通电阻Ron降低至一半。
电池对负载放电时，回路中电流的流动方向为：放电电流Idsg从P- 端流向B-端，B-端电压较高，当检测到P-端与B-端的电压差(Idsg*Ron) 达到某一阈值时，为了关断放电通路，MOS晶体管M2的栅极控制信号的电压从高电平(VDD，驱动电路供电电压)变为VP-,栅极G和源极S 短接，VG＝VS＝VP-。虽然VG-VS＝0，M2的导电沟道消失。但是因为寄生二极管D1的正端是MOS晶体管M2的P型衬底区域(bulk)并且接源极S，也就是P-端，D1的负端接MOS晶体管M2的漏极D,所以电池仍然可以通过MOS晶体管M2的寄生二极管D1继续对负载放电，无法彻底关断放电通路。
图5示出了在充电情况下的示例，如图5所示，MOS晶体管M2的漏极D与电池的B-端连接，并且MOS晶体管M2的源极S与外部负载的P-端连接，MOS晶体管M2具有寄生二极管D1。MOS晶体管M2的栅极G接收来自驱动单元的控制信号，以便进行导通与关断。其中MOS 晶体管M2的源极S与MOS晶体管M2的衬底(Bulk，B端)短接。通过采用一个MOS晶体管M2，显然将会使得充放电开关的导通电阻Ron降低至一半。
当在外接充电器对电池充电时，回路中电流的流动方向为：充电电流Ichg从B-端流向P-端，P-端的电压较高，当检测到B-端与P-端的电压差(Ichg*Ron)达到某一阈值时，为了关断MOS晶体管M2，MOS晶体管 M2的控制信号的电压从高电平(VDD,驱动电路供电电压)变为VB-,即栅极G和源极S短接，VG＝VS＝VB-，MOS晶体管M2的导电沟道消失，这样MOS晶体管M2断开。
根据图2至图5的说明，可以看出，虽然单独使用MOS晶体管M1 或者M2可以降低导通阻抗，但是当发生充电电流或放电电流过流的情况时，无法彻底关断电流通路。
图6给出了另一个示例，在该示例中采用MOS晶体管M3，其中 MOS晶体管M3的衬底是浮动的(悬空)。
MOS晶体管M3的源极S与电池的B-端连接，并且MOS晶体管 M3的漏极D与外部充电器的P-端连接，MOS晶体管M3具有寄生二极管D31和D32，寄生二极管D31的正端连接MOS晶体管M3的衬底(B 端)，寄生二极管D31的负端连接漏极D，寄生二极管D32的正端连接 MOS晶体管M3的衬底(B端)，寄生二极管D31的负端连接源极S。 MOS晶体管M3的栅极G接收来自驱动单元的控制信号，以便进行导通与关断。通过采用一个MOS晶体管M3，显然将会使得充放电开关的导通电阻Ron降低至一半。
对于图6所示的示例，以充电过流关断MOS晶体管M3为例进行说明，当放电过流时情况相同，在此不再赘述。
如果将栅极G与源极S短接，即V(G)＝V(S)＝V(B-)。根据 KVL定律，[V(B+)-V(B-)]+[V(B-)-V(P-)]+[V(P-)-V(P+)]＝0。 V(B+)-V(B-)＝电池的两端电压。V(P+)-V(P-)＝充电器两端电压＝V(charger)。V(B-)＝0，系统的“地”电位，即零电位。在极端情况，电池充分放电后，V(B+)-V(B-)≈0V，则V(P-)＝V(B-)+[V(P-) -V(P+)]＝-[V(P+)-V(P-)]＝-V(charger)。
用于1节锂电池的充电器，充电器两端的电压V(charger)＝4.5V～5V，对于用于n节串联的锂电池的充电器，充电器两端的电压通常为V (charger)＝4.5*nV～5*nV。
V(bulk)＝-V(charger)+V(D31)＝-V(charger)+0.7V。其中V (D31)为寄生二极管D31两端电压差，通常为0.7V。MOS晶体管M3 的P型衬底(bulk)的电压V(bulk)<-5*n+0.7V<-4.3V。
又因为V(G)＝V(S)＝0V，所以，MOS晶体管M3的P型衬底反型为n型沟道，电流从源极S通过反型的沟道流向漏极D，故MOS晶体管M3的沟道无法彻底关断，充电电流也就无法被MOS晶体管M3关断， MOS晶体管M3也就起不到作为充电过流时的保护开关的作用。
如果将栅极G与漏极D短接，即V(G)＝V(D)＝V(P-)。由以上的KVL定律分析可以知道，V(G)＝V(D)＝V(P-)＝-5*n+0.7V<-4.3V。
若是10节锂电池串联的应用，V(G)＝V(D)＝V(P-)≈-40V，因为V(S)＝0V，V(S)-V(G)＝40V，MOS晶体管M3的栅极氧化层将被击穿。V(S)-V(Bulk)＝40V，MN3的寄生体二极管D32将被击穿，从而导致充电电流无法被关断。
综上可以得知，如果只采用1个MOS晶体管串联于电流通路中，图 2至图6的连接方式都无法彻底关断充电电流或放电电流。
对于以上的实施方式，MOS晶体管为NMOS晶体管的形式，但是本领域的技术人员应当理解，也可以采用PMOS晶体管的形式，采用PMOS 晶体管的形式时，其原理与上面的描述相同，为了简洁起见在此不再赘述。
本公开提出了一种新颖的电路结构，可以只采用一个MOS晶体管串联于电流回路中，且可以彻底关断电流，也不会发生击穿现象。在下面的实施方式中，场效应晶体管的漏极连接外部电源或负载，因此通常对于场效应晶体管而言，漏极的耐压程度将远远高于源极。
图7示出了根据本公开的一种场效应晶体管电路。其中在该实施方式中，以NMOS晶体管为例进行说明。
如图7所示，该一种场效应晶体管电路包括场效应晶体管M4和开关M5。
场效应晶体管M4包括栅极G、源极S、漏极D、衬底B、第一寄生二极管D41和第二寄生二极管D42，其中第一寄生二极管D41和第二寄生二极管D42反向串联，第一寄生二极管D41和第二寄生二极管 D42的串联电路的一端连接源极S，并且串联电路的另一端连接漏极 D，第一寄生二极管D41和第二寄生二极管D42的连接点与衬底B连接。
第一寄生二极管D41的阳极与第二寄生二极管D42的阳极连接，第一寄生二极管D41的阴极与漏极连接，第二寄生二极管D42的阴极与源极连接。
第一寄生二极管D41和第二寄生二极管D42的串联电路设置成，在场效应晶体管M4的源极S和漏极D之间不会通过串联电路形成导电通路。
开关的一端与连接点连接，开关的另一端与源极连接。作为一个示例，场效应晶体管为NMOS晶体管并且开关为NMOS晶体管。开关的NMOS晶体管M5的栅极G与场效应晶体管的NMOS晶体管M4 的栅极G连接，开关的NMOS晶体管M5的源极S与连接点B连接， NMOS晶体管M5的漏极D与场效应晶体管的NMOS晶体管M4的源极S连接。
当场效应晶体管M4的栅极G与源极S之间的栅源电压VGS大于场效应晶体管的导通阈值电压VTH时场效应晶体管M4导通，并且开关导通以使得场效应晶体管M4的源极S与衬底B连通，当栅源电压 VGS小于导通阈值电压VTH时场效应晶体管M4断开，并且开关断开以使得场效应晶体管M4的源极S与衬底B断开，衬底B处于浮空状态。
通过开关将场效应晶体管M4的源极S与衬底B连通且场效应晶体管M4导通，场效应晶体管M4的导电沟道形成，并且通过开关将场效应晶体管M4的源极S与衬底B断开时，场效应晶体管M4的导电沟道不形成。
场效应晶体管M4的栅极G与漏极D之间连接有第二开关DZ。所述第二开关设置为：当所述场效应晶体管断开时，所述第二开关确保所述场效应晶体管的栅极氧化层不会被击穿和/或所述场效应晶体管不形成导电沟道。
在某种情况下，当场效应晶体管M4的漏极D的电压≤0时，例如在0V～40V时，第二开关DZ导通以将场效应晶体管M4的栅极G与漏极D连接，当场效应晶体管M4的漏极D的电压＞0时，第二开关 DZ断开以将场效应晶体管M4的栅极G与漏极D断开。或者在某些情况下，漏极电压大于栅极电压，则第二开关关断，而漏极电压小于等于栅极电压，第二开关打开。或者在某些情况下，漏极电压小于等于栅极电压减去第二开关的导通电压，则第二开关打开。
第二开关DZ为耐压二极管，耐压二极管的阳极与场效应晶体管 M4的栅极G直接连接或间接连接，耐压二极管的阴极与场效应晶体管M4的漏极直接连接或间接连接。在直接连接情况下，耐压二极管的一端连接场效应晶体管M4的栅极G，另一端连接场效应晶体管M4的漏极D。在间接连接的情况下，第二开关DZ可以与电阻R形成串联电路，串联电路的一端连接场效应晶体管M4的栅极G，另一端连接场效应晶体管M4的漏极D。其中需要注意的是，第二开关DZ与电阻R的串联顺序没有限制。
在图7中示出了第二开关DZ为齐纳二极管的形式，第二开关DZ 也可以为肖特基二极管等。
另外根据其他示例，第二开关可以为NMOS晶体管。例如图8所示，NMOS晶体管M6具有寄生二极管D6，NMOS晶体管M6的源极与寄生二极管D6的一端与场效应晶体管M6的栅极直接连接或间接连接，NMOS晶体管的漏极与寄生二极管D6的另一端与场效应晶体管的漏极直接连接或间接连接。在直接连接情况下，场效应晶体管M6 的一端连接场效应晶体管M4的栅极G，另一端连接场效应晶体管M4 的漏极D。在间接连接的情况下，场效应晶体管M6可以与电阻R形成串联电路，串联电路的一端连接场效应晶体管M4的栅极G，另一端连接场效应晶体管M4的漏极D。其中需要注意的是，场效应晶体管M6与电阻R的串联顺序没有限制。
在使用NMOS晶体管作为第二开关的情况下，使用NMOS晶体管M6的寄生二极管D6作为耐压二极管，从而可以起到第二开关的作用。
通过第二开关的使用，可以防止NMOS晶体管M4的漏端D的高压对NMOS晶体管M4造成损坏，例如击穿栅极氧化层。
当电路正常充电时，NMOS晶体管M4的导电沟道形成，NMOS晶体管M4导通，使NMOS晶体管M4的衬底Bulk区域与NMOS晶体管 M4的源极S连通。
当电路充电过流时，NMOS晶体管M4的导电沟道不会形成，NMOS 晶体管M4的沟道处于关断状态。NMOS晶体管M4的Bulk区域与源极S断开，Bulk区域处于浮空状态。
由于寄生二极管D41和D42反向串联连接，寄生二极管D41和D42 的串联电路无法导通，所以，NMOS晶体管M4的源极S到NMOS晶体管M4的漏极D也没有电流通路。根据本公开，NMOS晶体管M4的栅极氧化层也不会被击穿。
如图9所示，电池对外部负载放电时，回路中电流的流动方向为：放电电流Idsg从P-端流向B-端，B-端的电压高于P-端的电压，当检测到 P-端与B-端的电压差(Idsg*Ron)达到某一阈值时，关断MOS晶体管M4，关断放电通路。反向串联的寄生二极管D41和D42不会形成电流通路。
图10提供了根据本公开的另一实施例。如图10所示，该一种场效应晶体管电路包括场效应晶体管M4，其中该场效应晶体管M4为 NMOS晶体管。
场效应晶体管M4包括栅极G、源极S、漏极D、衬底B、第一寄生二极管D41和第二寄生二极管D42，其中第一寄生二极管D41和第二寄生二极管D42反向串联，第一寄生二极管D41和第二寄生二极管D42的串联电路的一端连接源极S，并且串联电路的另一端连接漏极 D，第一寄生二极管D41和第二寄生二极管D42的连接点与衬底B连接。
第一寄生二极管D41的阳极与第二寄生二极管D42的阳极连接，第一寄生二极管D41的阴极与漏极连接，第二寄生二极管D42的阴极与源极连接。
第一寄生二极管D41和第二寄生二极管D42的串联电路设置成，在场效应晶体管M4的源极S和漏极D之间不会通过串联电路形成导电通路。
第一肖特基二极管D61的阳极和第二肖特基二极管62的阳极连接，第一肖特基二极管D61的阴极与场效应晶体管M4的漏极连接，第一肖特基二极管D61与场效应晶体管M4的源极连接。第一肖特基二极管D61的阳极和第二肖特基二极管62的阳极的连接点与与衬底B连接。
在该实施方式中，因为肖特基二极管的导通电压小于寄生二极管的电压，因此在肖特基二极管导通时，寄生二极管并不会导通。
当电路正常充电时，NMOS晶体管M4的导电沟道形成，NMOS晶体管M4导通，使NMOS晶体管M4的衬底Bulk区域与NMOS晶体管 M4的源极S连通。
当电路充电过流时，NMOS晶体管M4的导电沟道不会形成，NMOS 晶体管M4的沟道处于关断状态。NMOS晶体管M4的Bulk区域与源极S断开，Bulk区域处于浮空状态。由于寄生二极管D41和D42反向串联连接，寄生二极管D41和D42的串联电路无法导通，所以，NMOS晶体管M4的源极S到NMOS晶体管M4的漏极D也没有电流通路。而且NMOS晶体管M4的栅极氧化层也不会被击穿。
电池对外部负载放电时，反向串联的寄生二极管D41和D42不会形成电流通路。
上面的控制方法的描述参照NMOS晶体管进行描述，但是对于 PMOS晶体管，其原理相同，对于PMOS晶体管的情况，下面将详细地描述。
图11示出了根据本公开的一种场效应晶体管电路。其中在该实施方式中，以PMOS晶体管为例进行说明。
如图11所示，该一种场效应晶体管电路包括场效应晶体管M4 (PMOS晶体管)和开关M5。
场效应晶体管M4包括栅极G、源极S、漏极D、衬底B、第一寄生二极管D41和第二寄生二极管D42，其中第一寄生二极管D41和第二寄生二极管D42反向串联，第一寄生二极管D41和第二寄生二极管 D42的串联电路的一端连接源极S，并且串联电路的另一端连接漏极 D，第一寄生二极管D41和第二寄生二极管D42的连接点与衬底B连接。
第一寄生二极管D41的阴极与第二寄生二极管D42的阴极连接，第一寄生二极管D41的阳极与漏极连接，第二寄生二极管D42的阳极与源极连接。
第一寄生二极管D41和第二寄生二极管D42的串联电路设置成，在场效应晶体管M4的源极S和漏极D之间不会通过串联电路形成导电通路。
开关M5的一端与第一寄生二极管D41和第二寄生二极管D42的连接点连接，开关的另一端与源极连接。
作为一个示例，场效应晶体管为PMOS晶体管并且开关M5为 PMOS晶体管。PMOS晶体管M5的栅极G与场效应晶体管的PMOS 晶体管M4的栅极G连接，PMOS晶体管M5的漏极D与连接点B(MOS 晶体管M4的衬底(Bulk，B端))连接，PMOS晶体管M5的源极S 与场效应晶体管的PMOS晶体管M4的源极S连接。
当场效应晶体管M4的栅极G与源极S之间的栅源电压VGS小于场效应晶体管的导通阈值电压VTH时场效应晶体管M4导通，并且开关导通以使得场效应晶体管M4的源极S与衬底B连通，当栅源电压 VGS大于导通阈值电压VTH时场效应晶体管M4断开，并且开关断开以使得场效应晶体管M4的源极S与衬底B断开，衬底B处于浮空状态。
通过开关将场效应晶体管M4的源极S与衬底B连通且场效应晶体管M4导通，场效应晶体管M4的导电沟道形成，并且通过开关将场效应晶体管M4的源极S与衬底B断开时，场效应晶体管M4的导电沟道不形成。
场效应晶体管M4的栅极G与漏极D之间连接有第二开关DZ。所述第二开关设置为：当所述场效应晶体管断开时，所述第二开关确保所述场效应晶体管的栅极氧化层不会被击穿和/或所述场效应晶体管不形成导电沟道。当场效应晶体管M4的漏极D的电压＞0时，第二开关DZ导通以将场效应晶体管M4的栅极G与漏极D连接，当场效应晶体管M4的漏极D的电压≤0时，第二开关DZ断开以将场效应晶体管M4的栅极G与漏极D断开。或者在某些情况下，漏极电压小于等于栅极电压，则第二开关关断，而漏极电压大于栅极电压，第二开关打开。或者在某些情况下，漏极电压大于栅极电压加上第二开关的导通电压，则第二开关打开。
第二开关DZ为耐压二极管，耐压二极管的阳极与场效应晶体管 M4的栅极G直接连接或间接连接，耐压二极管的阴极与场效应晶体管M4的漏极直接连接或间接连接。在直接连接情况下，耐压二极管的一端连接场效应晶体管M4的栅极G，另一端连接场效应晶体管M4的漏极D。在间接连接的情况下，第二开关DZ可以与电阻R形成串联电路，串联电路的一端连接场效应晶体管M4的栅极G，另一端连接场效应晶体管M4的漏极D。其中需要注意的是，第二开关DZ与电阻R的串联顺序没有限制。
在图11中示出了第二开关DZ为齐纳二极管的形式，第二开关 DZ也可以为肖特基二极管等。
另外根据其他示例，第二开关可以为PMOS晶体管。例如图12 所示，PMOS晶体管M6具有寄生二极管D6，PMOS晶体管M6的源极与寄生二极管D6的一端与场效应晶体管M6的栅极直接连接或间接连接，PMOS晶体管M6的漏极与寄生二极管D6的另一端与场效应晶体管的漏极直接连接或间接连接。在直接连接情况下，场效应晶体管 M6的一端连接场效应晶体管M4的栅极G，另一端连接场效应晶体管 M4的漏极D。在间接连接的情况下，场效应晶体管M6可以与电阻R 形成串联电路，串联电路的一端连接场效应晶体管M4的栅极G，另一端连接场效应晶体管M4的漏极D。其中需要注意的是，场效应晶体管M6与电阻R的串联顺序没有限制。
在使用PMOS晶体管作为第二开关的情况下，使用PMOS晶体管 M6的寄生二极管D6作为耐压二极管，从而可以起到第二开关的作用。
通过第二开关的使用，可以防止PMOS晶体管M4的漏端D的高压对PMOS晶体管M4造成损坏。
当电路正常充电时，PMOS晶体管M4的导电沟道形成，PMOS晶体管M4导通，使PMOS晶体管M4的衬底Bulk区域与PMOS晶体管 M4的源极S连通。
当电路充电过流时，PMOS晶体管M4的导电沟道不会形成，PMOS 晶体管M4的沟道处于关断状态。从而使得PMOS晶体管M4的Bulk 区域与源极S断开，Bulk区域处于浮空状态。由于寄生二极管D41和 D42反向串联连接，寄生二极管D41和D42的串联电路无法导通，所以，PMOS晶体管M4的源极S到PMOS晶体管M4的漏极D也没有电流通路。而且PMOS晶体管M4的栅极氧化层也不会被击穿。
如图13所示，电池对外部负载放电时，回路中电流的流动方向为：放电电流Idsg从B+端流向P+端。P+端的电压高于B+端的电压。当检测到B+端与P+端的电压差(Idsg*Ron)达到某一阈值时，关断MOS晶体管 M4，即关断放电通路。反向串联的寄生二极管D41和D42不会形成电流通路。
图14提供了根据本公开的另一实施例。如图14所示，该一种场效应晶体管电路包括场效应晶体管M4，其中该场效应晶体管M4为NMOS晶体管。
场效应晶体管M4包括栅极G、源极S、漏极D、衬底B、第一寄生二极管D41和第二寄生二极管D42，其中第一寄生二极管D41和第二寄生二极管D42反向串联，第一寄生二极管D41和第二寄生二极管 D42的串联电路的一端连接源极S，并且串联电路的另一端连接漏极 D，第一寄生二极管D41和第二寄生二极管D42的连接点与衬底B连接。
第一寄生二极管D41的阴极与第二寄生二极管D42的阴极连接，第一寄生二极管D41的阳极与漏极连接，第二寄生二极管D42的阳极与源极连接。
第一寄生二极管D41和第二寄生二极管D42的串联电路设置成，在场效应晶体管M4的源极S和漏极D之间不会通过串联电路形成导电通路。
第一肖特基二极管D61的阴极和第二肖特基二极管62的阴极连接，第一肖特基二极管D61的阳极与场效应晶体管M4的漏极连接，第一肖特基二极管D61与场效应晶体管M4的源极连接。第一肖特基二极管D61的阴极和第二肖特基二极管62的阴极的连接点与与衬底B连接。
在该实施方式中，因为肖特基二极管的导通电压小于寄生二极管的电压，因此在肖特基二极管导通时，寄生二极管并不会导通。
当电路正常充电时，PMOS晶体管M4的导电沟道形成，PMOS晶体管M4导通，使PMOS晶体管M4的衬底Bulk区域与PMOS晶体管 M4的源极S连通。
当电路充电过流时，PMOS晶体管M4的导电沟道不会形成，PMOS 晶体管M4的沟道处于关断状态。从而使得PMOS晶体管M4的Bulk 区域与源极S断开，Bulk区域处于浮空状态。由于寄生二极管D41和 D42反向串联连接，寄生二极管D41和D42的串联电路无法导通，所以，PMOS晶体管M4的源极S到PMOS晶体管M4的漏极D也没有电流通路。而且PMOS晶体管M4的栅极氧化层也不会被击穿。
电池对外部负载放电时，反向串联的寄生二极管D41和D42不会形成电流通路。
在上面的描述中，通过NMOS晶体管M5为例对开关进行了描述，但是在本公开中也可以使用其他类型的开关，例如三极管等。图15至图 18示出了采用三极管的实施例。其中三极管的基极B通过电阻RT连接至场效应晶体管M4的栅极，并且三极管的集电极或者发射极可以连接至Bulk端，而三极管的发射极或者集电极可以连接至场效应晶体管M4 的源极。另外，第二开关M6/DZ也可以采用三极管的形式，例如图17 和18所示，其中三极管的集电极或者发射极可以直接或间接连接至场效应晶体管M4的栅极，而三极管的发射极或者集电极可以直接或间接连接至场效应晶体管M4的漏极。
此外对于场效应晶体管M4为PMOS管的形式，其采用三极管的情况，与图15至18的情况相同。
根据本公开的另一实施方式，还提供了一种场效应晶体管的控制方法，其中场效应晶体管的控制电路如上面实施方式所描述的，在此不再赘述。
以NMOS晶体管为例，如图19所示，该控制方法包括检测电流是否存在过流情况，如果不存在过流，则驱动单元提供控制信号，使得栅极与源极之间的栅源电压大于场效应晶体管的导通阈值电压，场效应晶体管被控制为导通，并且开关被控制为导通以使得源极与衬底连通，如果存在过流，则驱动单元提供控制信号，使得栅源电压小于导通阈值电压，场效应晶体管被控制为断开，并且开关被控制为断开以使得源极与衬底断开，衬底处于浮空状态。
通过开关将源极与衬底连通且场效应晶体管导通，场效应晶体管的导电沟道形成，并且通过开关将源极与衬底断开时，场效应晶体管的导电沟道不形成。
在源极和漏极之间不会通过第一寄生二极管和第二寄生二极管的串联电路形成导电通路。
第一寄生二极管的阳极与第二寄生二极管的阳极连接，第一寄生二极管的阴极与漏极连接，第二寄生二极管的阴极与源极连接。
场效应晶体管为NMOS晶体管并且开关为NMOS晶体管。
开关的NMOS晶体管的栅极与场效应晶体管的NMOS晶体管的栅极连接，开关的NMOS晶体管的源极与连接点连接，NMOS晶体管的漏极与场效应晶体管的NMOS晶体管的源极连接。
场效应晶体管的栅极与漏极之间连接有第二开关，当场效应晶体管的漏极的电压≤0时，第二开关导通以将场效应晶体管的栅极与漏极连接，当场效应晶体管的漏极的电压＞0时，第二开关断开以将场效应晶体管的栅极与漏极断开。
第二开关为耐压二极管，耐压二极管的阳极与场效应晶体管的栅极直接连接或间接连接，耐压二极管的阴极与场效应晶体管的漏极直接连接或间接连接。
第二开关为第二NMOS晶体管，第二NMOS晶体管具有寄生二极管，NMOS晶体管的源极与寄生二极管的一端与场效应晶体管的栅极直接连接或间接连接，NMOS晶体管的漏极与寄生二极管的另一端与场效应晶体管的漏极直接连接或间接连接。
以PMOS晶体管为例，该控制方法包括检测电流是否存在过流情况，如果不存在过流，则驱动单元提供控制信号，使得栅极与源极之间的栅源电压小于场效应晶体管的导通阈值电压，场效应晶体管被控制为导通，并且开关被控制为导通以使得源极与衬底连通，如果存在过流，则驱动单元提供控制信号，使得栅源电压大于导通阈值电压，场效应晶体管被控制为断开，并且开关被控制为断开以使得源极与衬底断开，衬底处于浮空状态。
通过开关将源极与衬底连通时且场效应晶体管，场效应晶体管的导电沟道形成，并且通过开关将源极与衬底断开时，场效应晶体管的导电沟道不形成。
在源极和漏极之间不会通过第一寄生二极管和第二寄生二极管的串联电路形成导电通路。
第一寄生二极管的阳极与第二寄生二极管的阳极连接，第一寄生二极管的阴极与漏极连接，第二寄生二极管的阴极与源极连接。
场效应晶体管为PMOS晶体管并且开关为PMOS晶体管。
开关的PMOS晶体管的栅极与场效应晶体管的PMOS晶体管的栅极连接，开关的PMOS晶体管的源极与连接点连接，PMOS晶体管的漏极与场效应晶体管的PMOS晶体管的源极连接。
场效应晶体管的栅极与漏极之间连接有第二开关，当场效应晶体管的漏极的电压＞0时，第二开关导通以将场效应晶体管的栅极与漏极连接，当场效应晶体管的漏极的电压≤0时，第二开关断开以将场效应晶体管的栅极与漏极断开。
第二开关为耐压二极管，耐压二极管的阳极与场效应晶体管的栅极直接连接或间接连接，耐压二极管的阴极与场效应晶体管的漏极直接连接或间接连接。
第二开关为第二PMOS晶体管，第二PMOS晶体管具有寄生二极管，PMOS晶体管的源极与寄生二极管的一端与场效应晶体管的栅极直接连接或间接连接，PMOS晶体管的漏极与寄生二极管的另一端与场效应晶体管的漏极直接连接或间接连接。
此外，在上面的各个实施方式中，可以在场效应晶体管的栅极和源极之间连接有电阻、或者连接有电阻和开关的串联电路等。
根据本公开的另一实施方式，如图20所示，提供了一种充放电控制装置，充放电控制装置用于对电池/电池组的充电电流和/或放电电流进行控制，包括如上描述的场效应晶体管电路以及驱动电路，驱动电路为场效应晶体管电路的场效应晶体管M4的栅极提供驱动信号，以便当充电电流和/或放电电流正常时，场效应晶体管导通，当充电电流和/或放电电流异常时，场效应晶体管断开。同时驱动电路还为场效应晶体管 M5的栅极提供控制信号。
充放电控制装置还包括：检测电路，检测电路用于对充电电流和/或放电电流进行检测；以及控制逻辑电路，控制逻辑电路基于检测电路的检测信号来向驱动电路提供开关控制信号。
充放电控制装置还可以包括VDD产生器，其用于产生VDD电压以供其他部件使用。还可以包括电压采集单元，用于采集每节电池的电压，并且将采集到的每节电池的电压提供给控制逻辑电路。当出现异常时控制逻辑电路断开用于充电控制和放电控制的场效应晶体管M4。
需要注意的是场效应晶体管M4可以设置在电池的高压侧的电流通路中也可以设置在电池的低压侧电流通路中。
根据本公开的另一实施方式，提供了一种芯片，该芯片集成有如上描述的场效应晶体管电路，例如在图21中以短划线框示出。该芯片也可以集成如上所述的充放电控制装置，例如在图21中以点线框示出。图21以NMOS晶体管作为实施例进行绘制，对于PMOS晶体管原理相同，不再赘述。
根据本公开的另一实施方式，根据本公开的另一实施方式，电池管理系统包括如上所述的场效应晶体管电路，或者包括如上所述的充放电控制装置。
如图22所示，本公开还提供了一种电设备，该电设备可以包括电池 /电池组，电池/电池组用于为电设备中的其他部件供电；该电设备还可以包括如上所述的场效应晶体管电路、充放电控制装置或者芯片。
根据本公开的技术方案，通过采用一个MOS晶体管实现了充电与放电电流的控制，并且可以有效地使MOS晶体管彻底关断。通过使用一个 MOS晶体管，相对于现有技术使得导通电阻降低一半，这样可以有效地降低功耗。
同时因为在同样的物理结构和制造工艺的情况下，导通电阻为x欧姆的MOS管的硅面积为导通电阻为2x欧姆的MOS管的硅面积的2倍。但是通过将两个晶体管所实现的功能采用一个晶体管来实现，可以有效地减小MOS管的硅面积，并且同样实现了低的导通阻抗。
在本说明书的描述中，参考术语“一个实施例/方式”、“一些实施例/ 方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例/ 方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例/方式或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例/方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例/方式或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例/方式或示例以及不同实施例/方式或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
本领域的技术人员应当理解，上述实施方式仅仅是为了清楚地说明本公开，而并非是对本公开的范围进行限定。对于所属领域的技术人员而言，在上述公开的基础上还可以做出其它变化或变型，并且这些变化或变型仍处于本公开的范围内。

Claims (21)

1.一种场效应晶体管电路，其特征在于，包括：
场效应晶体管，所述场效应晶体管包括栅极、源极、漏极、衬底、第一寄生二极管和第二寄生二极管，其中所述第一寄生二极管和第二寄生二极管反向串联，所述第一寄生二极管和第二寄生二极管的串联电路的一端连接所述源极，并且所述串联电路的另一端连接所述漏极，所述第一寄生二极管和第二寄生二极管的连接点与所述衬底连接；以及
开关，所述开关的一端与所述连接点连接，所述开关的另一端与所述源极连接，
所述场效应晶体管导通且所述开关导通从而所述源极与所述衬底连通，所述场效应晶体管断开且所述开关断开从而所述源极与所述衬底断开，所述衬底处于浮空状态。
2.如权利要求1所述的场效应晶体管电路，其特征在于，所述场效应晶体管导通且所述开关导通从而所述源极与所述衬底连通时，所述场效应晶体管的导电沟道形成，所述场效应晶体管断开且所述开关断开从而所述源极与所述衬底断开时，所述场效应晶体管的导电沟道不形成并且所述衬底处于浮空状态。
3.如权利要求2所述的场效应晶体管电路，其特征在于，所述第一寄生二极管和第二寄生二极管的串联电路设置成，在所述源极和所述漏极之间不会通过所述串联电路形成导电通路。
4.如权利要求3所述的场效应晶体管电路，其特征在于，
所述场效应晶体管为NMOS晶体管，当所述栅极与所述源极之间的栅源电压大于所述场效应晶体管的导通阈值电压时所述场效应晶体管导通，当所述栅源电压小于所述导通阈值电压时所述场效应晶体管断开；或者，
所述场效应晶体管为PMOS晶体管，当所述栅极与所述源极之间的栅源电压小于所述场效应晶体管的导通阈值电压时所述场效应晶体管导通，当所述栅源电压大于所述导通阈值电压时所述场效应晶体管断开。
5.如权利要求4所述的场效应晶体管电路，其特征在于，
所述场效应晶体管为NMOS晶体管时，所述第一寄生二极管的阳极与所述第二寄生二极管的阳极连接，所述第一寄生二极管的阴极与所述漏极连接，所述第二寄生二极管的阴极与所述源极连接；或者
所述场效应晶体管为PMOS晶体管时，所述第一寄生二极管的阴极与所述第二寄生二极管的阴极连接，所述第一寄生二极管的阳极与所述漏极连接，所述第二寄生二极管的阳极与所述源极连接。
6.如权利要求5所述的场效应晶体管电路，其特征在于，所述开关为NMOS型和/或PMOS型晶体管开关，所述晶体管开关的栅极与所述场效应晶体管的栅极连接，所述晶体管开关的源极与所述连接点连接，所述晶体管开关的漏极与所述场效应晶体管的源极连接。
7.如权利要求5所述的场效应晶体管电路，其特征在于，所述开关为三极管，所述三极管的基极经由第一电阻连接至场效应晶体管的所述栅极，所述三极管的发射极/集电极连接所述连接点，所述三极管的集电极/发射极连接所述场效应集体管的源极。
8.如权利要求5所述的场效应晶体管电路，其特征在于，所述场效应晶体管的栅极与漏极之间连接有第二开关，
所述第二开关设置为：当所述场效应晶体管断开时，所述第二开关确保所述场效应晶体管的栅极氧化层不会被击穿和/或所述场效应晶体管不形成导电沟道。
9.如权利要求1所述的场效应晶体管电路，其特征在于，所述场效应晶体管的栅极与漏极之间连接有第二开关，所述第二开关为耐压二极管，
当所述场效应晶体管为NMOS晶体管时，所述耐压二极管的阳极与所述场效应晶体管的栅极直接连接或间接连接，所述耐压二极管的阴极与所述场效应晶体管的漏极直接连接或间接连接；或者当所述场效应晶体管为PMOS晶体管时，所述耐压二极管的阴极与所述场效应晶体管的栅极直接连接或间接连接，所述耐压二极管的阳极与所述场效应晶体管的漏极直接连接或间接连接。
10.如权利要求5所述的场效应晶体管电路，其特征在于，所述场效应晶体管的栅极与漏极之间连接有三极管，所述三极管的发射极/集电极连接所述场效应晶体管的栅极，所述三极管的集电极/发射极连接所述场效应晶体管的漏极。
11.如权利要求1所述的场效应晶体管电路，其特征在于，所述场效应晶体管的栅极与漏极之间连接有第二开关，
当所述场效应晶体管为NMOS晶体管时，所述第二开关为第二NMOS晶体管开关，所述第二NMOS开关晶体管具有第三寄生二极管，所述第二NMOS晶体管的源极与第三寄生二极管的一端、与所述场效应晶体管的栅极直接连接或间接连接，所述第二NMOS晶体管的漏极与第三寄生二极管的另一端、与所述场效应晶体管的漏极直接连接或间接连接；或者
当所述场效应晶体管为PMOS晶体管时，所述第二开关为第二PMOS晶体管开关，所述第二PMOS晶体管开关具有第三寄生二极管，所述第二PMOS晶体管开关的源极和第三寄生二极管的一端、与所述场效应晶体管的栅极直接连接或间接连接，所述第二PMOS晶体管的漏极和第三寄生二极管的另一端、与所述场效应晶体管的漏极直接连接或间接连接。
12.如权利要求1所述的场效应晶体管电路，其特征在于，通过第一肖特基二极管与第二肖特基二极管来替代所述开关，
当所述场效应晶体管为NMOS晶体管时，所述第一肖特基二极管的阴极与所述第二肖特基二极管的阴极连接并且与所述衬底连接，所述第一肖特基二极管的阳极与所述漏极连接，所述第二肖特基二极管的阳极与所述源极连接；或者，
当所述场效应晶体管为PMOS晶体管时，所述第一肖特基二极管的阳极与所述第二肖特基二极管的阳极连接并且与所述衬底连接，所述第一肖特基二极管的阴极与所述漏极连接，所述第二肖特基二极管的阴极与所述源极连接。
13.如权利要求12所述的场效应晶体管电路，其特征在于，所述场效应晶体管的栅极与漏极之间连接有第二开关，
所述第二开关设置为：当所述场效应晶体管断开时，所述第二开关确保所述场效应晶体管的栅极氧化层不会被击穿和/或所述场效应晶体管不形成导电沟道。
14.如权利要求11所述的场效应晶体管电路，其特征在于，所述场效应晶体管的栅极与漏极之间连接有第二开关，所述第二开关为耐压二极管，
当所述场效应晶体管为NMOS晶体管时，所述耐压二极管的阳极与所述场效应晶体管的栅极直接连接或间接连接，所述耐压二极管的阴极与所述场效应晶体管的漏极直接连接或间接连接；或者当所述场效应晶体管为PMOS晶体管时，所述耐压二极管的阴极与所述场效应晶体管的栅极直接连接或间接连接，所述耐压二极管的阳极与所述场效应晶体管的漏极直接连接或间接连接。
15.如权利要求12所述的场效应晶体管电路，其特征在于，所述场效应晶体管的栅极与漏极之间连接有第二开关，
当所述场效应晶体管为NMOS晶体管时，所述第二开关为第二NMOS晶体管开关，所述第二NMOS开关晶体管具有第三寄生二极管，所述第二NMOS晶体管的源极与第三寄生二极管的一端、与所述场效应晶体管的栅极直接连接或间接连接，所述第二NMOS晶体管的漏极与第三寄生二极管的另一端、与所述场效应晶体管的漏极直接连接或间接连接；或者
当所述场效应晶体管为PMOS晶体管时，所述第二开关为第二PMOS晶体管开关，所述第二PMOS晶体管开关具有第三寄生二极管，所述第二PMOS晶体管开关的源极和第三寄生二极管的一端、与所述场效应晶体管的栅极直接连接或间接连接，所述第二PMOS晶体管的漏极和第三寄生二极管的另一端、与所述场效应晶体管的漏极直接连接或间接连接。
16.一种充放电控制装置，所述充放电控制装置用于对电池/电池组的充电电流和/或放电电流进行控制，其特征在于，包括：
如权利要求1至15中任一项所述的场效应晶体管电路；以及
驱动电路，所述驱动电路为所述场效应晶体管电路的所述场效应晶体管的栅极提供驱动信号，以便当充电电流和/或放电电流正常时，所述场效应晶体管导通，当充电电流和/或放电电流异常时，所述场效应晶体管断开。
17.如权利要求16所述的充放电控制装置，其特征在于，所述场效应晶体管电路设置在所述电池/电池组的正极侧或者负极侧。
18.如权利要求16所述的充放电控制装置，其特征在于，还包括：
检测电路，所述检测电路用于对所述充电电流和/或放电电流进行检测；以及
控制逻辑电路，所述控制逻辑电路基于所述检测电路的检测信号来向所述驱动电路提供开关控制信号。
19.一种芯片，其特征在于，所述芯片集成有如权利要求1至15中任一项所述的场效应晶体管电路，或者集成有如权利要求16至18中任一项所述的充放电控制装置。
20.一种电池管理系统，其特征在于，包括如权利要求1至15中任一项所述的场效应晶体管电路，或者包括如权利要求16至18中任一项所述的充放电控制装置。
21.一种电设备，其特征在于，包括：
电池/电池组，所述电池/电池组用于为所述电设备中的其他部件供电；以及
如权利要求1至15中任一项所述的场效应晶体管电路，所述场效应晶体管电路用于对所述电池/电池组的充电电流或放电电流进行控制；或者如权利要求16至18中任一项所述的充放电控制装置，所述充放电控制装置用于对所述电池/电池组的充电电流或放电电流进行控制；或者如权利要求19所述的芯片，所述芯片用于对所述电池/电池组的充电电流或放电电流进行控制。
CN202120350700.9U 2020-08-17 2021-02-08 场效应晶体管电路、装置、芯片及电池管理系统 Active CN214315221U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010823718.6A CN112290927A (zh) 2020-08-17 2020-08-17 场效应晶体管电路、方法、装置、芯片及电池管理系统
CN2020108237186 2020-08-17

Publications (1)

Publication Number Publication Date
CN214315221U true CN214315221U (zh) 2021-09-28

Family

ID=74420284

Family Applications (5)

Application Number Title Priority Date Filing Date
CN202010823718.6A Pending CN112290927A (zh) 2020-08-17 2020-08-17 场效应晶体管电路、方法、装置、芯片及电池管理系统
CN202120350700.9U Active CN214315221U (zh) 2020-08-17 2021-02-08 场效应晶体管电路、装置、芯片及电池管理系统
CN202110170499.0A Pending CN112751558A (zh) 2020-08-17 2021-02-08 场效应晶体管电路、方法、装置、芯片及电池管理系统
CN202120374904.6U Active CN214384896U (zh) 2020-08-17 2021-02-18 集成器件及电池/电池组管理芯片
CN202110187451.0A Pending CN112702051A (zh) 2020-08-17 2021-02-18 集成器件及电池/电池组管理芯片

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202010823718.6A Pending CN112290927A (zh) 2020-08-17 2020-08-17 场效应晶体管电路、方法、装置、芯片及电池管理系统

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN202110170499.0A Pending CN112751558A (zh) 2020-08-17 2021-02-08 场效应晶体管电路、方法、装置、芯片及电池管理系统
CN202120374904.6U Active CN214384896U (zh) 2020-08-17 2021-02-18 集成器件及电池/电池组管理芯片
CN202110187451.0A Pending CN112702051A (zh) 2020-08-17 2021-02-18 集成器件及电池/电池组管理芯片

Country Status (1)

Country Link
CN (5) CN112290927A (zh)

Also Published As

Publication number Publication date
CN112290927A (zh) 2021-01-29
CN112751558A (zh) 2021-05-04
CN214384896U (zh) 2021-10-12
CN112702051A (zh) 2021-04-23

Similar Documents

Publication Publication Date Title
CN212543359U (zh) 单晶圆电池保护电路、电池充放电电路及便携式电子设备
CN112018732B (zh) 二次电池保护装置、保护电路及其控制方法、电池组
CN110048476B (zh) 一种电池保护驱动电路和电池保护驱动系统
CN101752619B (zh) 二次电池保护集成电路装置、二次电池保护模块和电池组
US9018914B2 (en) Low side NMOS protection circuit for battery pack application
CN103972949A (zh) 充放电控制电路以及电池装置
US9077189B2 (en) Battery protection circuit module device
CN102403756A (zh) 充放电控制电路以及电池装置
CN111934401B (zh) 一种电池保护电路和锂电池系统
CN219980445U (zh) 开关电路、控制装置、芯片、电池管理系统及电设备
CN115755721A (zh) 一种用于植入式设备的开关机控制电路
CN110431723B (zh) 电池装置、电池管理装置、电子设备、电动车辆、蓄电装置及电力系统
CN112583079A (zh) 一种电池保护电路及装置
US9401615B2 (en) Charging and discharging control circuit and battery device
CN214315221U (zh) 场效应晶体管电路、装置、芯片及电池管理系统
CN117013650A (zh) 电池包及其电池管理系统和控制方法
CN209913490U (zh) 电池保护芯片及电池系统
KR20210048851A (ko) 배터리 차단 장치 및 이를 포함하는 배터리 장치
CN218633895U (zh) 用于电池保护开关的半导体器件
CN219351310U (zh) 一种储能电源系统
TWI807862B (zh) 應用於電池模組之保護開關上的驅動電路
CN113258656B (zh) 放电过温保护电路和锂电池保护系统
CN216751227U (zh) 电池管理电路、电池管理系统及电动载具
US20230198519A1 (en) Relay driving circuit and battery system having the same
US20220216702A1 (en) Pre-charge circuit and battery system having the same

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant