CN214225918U - 一种基于异构双核的电力系统高速数据采集处理平台 - Google Patents

Abstract

本实用新型涉及一种基于异构双核的电力系统高速数据采集处理平台，拥有两个完全不同的内核，一个内核用于处理实时采样数据和GPS对时等功能；另一个内核管理硬盘、网卡和显卡等外设，用于高速采样数据的存储和远传等功能的实现。两种内核通过共享内存和消息传递等机制保证数据的大容量传输和管理，充分利用了异构内核各自的优势和特点，有效降低了高速数据采集处理平台的功耗，提升了系统性能。

Description

一种基于异构双核的电力系统高速数据采集处理平台

技术领域

本实用新型涉及电力工程领域，具体为一种基于异构双核的电力系统高速数据采集处理平台。

背景技术

电力系统高速数据采集是实现电力系统元件局部放电检测、行波采集和故障定位等功能的重要环节。通过高速数据采集，掌握电力系统的运行状态，分析和预测电网中各元件的绝缘情况和使用寿命，在故障发生时进行故障测距和定位，对保证电力系统的安全稳定运行具有重要意义。随着电力系统和计算机技术的发展，对电力系统数据采集提出了更高的要求，为了更深入地挖掘电力系统运行数据包含的信息，需对电力系统进行更高速度的数据采集和处理，从而能够更准确地发现电力系统的安全隐患，及早排除故障。

电力系统中的电压、电流数据是模拟量信号，需要转换为数字量信号才可以被收集，GPS对时、录波、FPGA控制等功能具有较高的实时性要求，同时数据存储、数据远传等功能需要采集平台具备数据管理能力，目前的数据采集平台无法满足上述多种功能。

实用新型内容

为了解决上述问题，本申请提出了一种基于异构双核的高速数据采集平台，该平台的中央处理单元拥有两个完全不同的内核，一个内核用于处理实时采样数据、GPS对时等功能；另一个内核管理硬盘、网卡、显卡等外设，用于高速采样数据的存储和远传等功能的实现。两种内核通过共享内存、消息传递等机制保证数据的大容量传输和管理，充分利用了异构内核各自的优势和特点，有效降低了高速数据采集处理平台的功耗，提升了系统性能。

一个或多个实施例提供了如下技术方案：

一种基于异构双核的电力系统高速数据采集处理平台，包括与高速数据采集模块连接的CPU模块和GPS同步时钟控制模块，CPU模块与存储模块连接；CPU模块包括连接在一起的第一内核和第二内核；

高速数据采集模块接收第一内核的指令采集电压和电流数据，通过第二内核的指令传递给存储模块；GPS同步时钟控制模块接收第一内核的指令获取对时信号，转化为平台的同步信号校准平台时间。

CPU模块采用NXPi.MX6异构双核CPU架构，第一内核为Cortex-M4，第二内核为Cortex-A9。

高速数据采集模块包括依次连接的传感器、高速A/D变换模块和FPGA控制模块，传感器获取电力系统中的电压、电流信号传递给高速A/D变换模块，高速A/D变换模块在FPGA控制模块的控制指令下将电压、电流信号的模拟量信号转换为数字量信号。

第一内核具有FPGA模块，用于向高速数据采集模块发送控制指令，使高速数据采集模块完成电压、电流信号的采集和转换。

GPS同步时钟控制模块获取GPS和北斗卫星系统的对时信号传递给CPU模块的第一内核。

第一内核具有对时模块，对时模块接收GPS同步时钟控制模块获取的对时信号，转化为同步信号作为平台同步采样的基准信号，同时作为高精度时钟信号校准平台时间。

第一内核和第二内核之间通过消息和共享内存机制进行数据交互。

第一内核具有录波模块，录波模块形成的录波文件传递给第二内核进行保存。

第二内核连接存储模块、网卡和显卡，用于保存和管理采样数据。

第二内核具有远传接口模块，负责响应主站命令。

以上一个或多个技术方案存在以下有益效果：

1、高速数据采集处理平台可实现100MHz的采样频率，可同时记录6路电压和6路电流的高频采样数据，完全能够满足电力系统在扰动发生前后高速数据采集的需要。

2、高速数据采集处理平台的中央处理单元拥有两个完全不同的内核，两种内核架构不同分别承担不同的功能划分，两种内核通过共享内存、消息传递等机制保证数据的大容量传输和管理，充分利用了异构内核各自的优势和特点，有效降低了采集处理平台的功耗，提升了系统性能。

附图说明

构成本实用新型的一部分的说明书附图用来提供对本实用新型的进一步理解，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。

图1是本实用新型一个或多个实施例提供的硬件架构示意图；

图2是本实用新型一个或多个实施例提供的NXPi.MX6双核CPU内部功能模块示意图；

图3是本实用新型一个或多个实施例提供的采集平台功能划分示意图；

图4是本实用新型一个或多个实施例提供的Cortex M4数据采集处理流程图；

图5是本实用新型一个或多个实施例提供的Cortex A9数据处理流程图。

具体实施方式

以下详细说明都是示例性的，旨在对本实用新型提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本实用新型所属技术领域的普通技术人员通常理解的相同含义。

正如背景技术中所描述的，目前电力系统中的数据采集平台难以满足目前的需求，对功耗和性能具有较高的要求。高速数据采集是通过高速A/D采样电路将电压、电流模拟量信号转换为数字量信号的过程，除了高速A/D转换以外，电力系统高速数据采集处理平台还需要GPS对时、录波、FPGA控制、数据存储及数据远传等功能。在这些功能中，GPS对时、录波、FPGA控制等功能对实时性要求很高，而数据存储、数据远传等功能则要求硬件平台具备较强的综合调度和管理功能。这两部分功能相互配合、相互协调，才能实现高速数据采集功能。

为了实现电力系统高速数据采集处理功能，需要解决两方面的问题：一是硬件平台具备较高的运算速度和运算能力，保证大数据量的数据采集、数据传输、数据存储和数据远传功能的高效实现；二是硬件平台应具有较低的功耗，保证高速数据采集处理平台长时间不间断可靠运行，满足电力系统运行与监控的需要。

为了有效提高系统的效能比，提升系统性能，同时有效降低整个系统的功耗，结合电力系统高速数据采集处理系统的特点，本实施例提出的高速数据采集平台，其中央处理单元拥有两个完全不同的内核，一个内核实时性较强、控制功能强，用于处理实时采样数据、GPS对时等功能；另一个内核具有很强的调度管理能力，能够高效管理硬盘、网卡、显卡等外设，用于高速采样数据的存储和远传等功能的实现。这两种内核通过共享内存、消息传递等机制保证数据的大容量传输和管理，充分利用了异构内核各自的优势和特点，有效降低了高速数据采集处理平台的功耗，提升了系统性能。

实施例一：

硬件方面：

图1为基于异构双核架构的电力系统高速数据采集处理平台硬件设计图。硬件平台主要由高速数据采集模块、GPS同步时钟控制模块和CPU模块三部分组成。

高速数据采集模块由传感器、高速A/D变换和FPGA控制模块组成，在FPGA的控制下完成电压、电流信号的高速采样工作，将模拟量信号转换为数字量信号。高速数据采集模块可实现最高100MHz的采样频率，可满足电力系统各种应用场景的数据采样要求。

GPS同步时钟控制模块负责获取GPS和北斗卫星系统的对时信号，通过对数据采样信号的采样控制，实现不同装置高速采样信号的同步采样。同时该模块也可接收B码输入对时信号，也可输出B码对时信号。

CPU模块采用NXP i.MX6异构双核CPU架构，由两个内核组成：内核1为Cortex-M4，内核2为Cortex-A9，NXP i.MX6 CPU的详细内部功能模块如图2所示。

内核1(Cortex-M4)具有16KB一级指令缓存、16KB一级数据缓存、64KB TCM、浮点单元(FPU)和内存保护单元(MPU)等特性，主频200MHz,功耗很低，能够很好地满足高速实时采样的要求。

内核2(Cortex-A9)具有32KB一级指令缓存、32KB一级数据缓存、256KB二级缓存、内部定时器和看门狗、多媒体协处理器等特性，主频800MHz，功耗较低，能够满足对采样数据实时存储、实时远传、实时显示的要求。

根据两内核的特点确定相应的任务：内核1(Cortex-M4)负责数据采集、对时、FPGA控制、数据缓存等功能，内核2(Cortex-A9)负责数据的存储、管理和数据远传，内核1和内核2之间通过消息和共享内存机制进行数据沟通和交流。

软件方面：

内核1(Cortex-M4)采用MQX RTOS操作系统，内核2(Cortex-A9)采用嵌入式linux操作系统。

为保证软件平台的运行效率、可靠性和可扩展性，平台功能全部采用C/C++语言编程，并结合面向对象和结构化相结合的设计思想。在数据结构和算法实现上多采用面向对象的思想来具体实现，以保证程序设计的易扩展和易维护；在流程控制上则采用结构化程序设计的思路，以保证平台运行的效率，实现大容量数据的快速处理能力。

功能方面：

如图3所示，为高速数据采集平台的功能框图。平台功能分别由两个内核的不同功能组成：Cortex M4内核负责对时、数据采集、录波、启动判断等功能；Cortex A9内核负责数据存储、数据远传、故障分析、参数管理等功能。

内核1(Cortex-M4)的功能：

(1)对时功能

高速记录的数据必须加上同步时标，对时误差应小于100ns，该功能依赖于平台提供的GPS对时模块。GPS对时模块自动接收GPS和北斗卫星导航系统的对时脉冲信号，转化为平台的同步信号，作为平台同步采样的基准信号，同时作为高精度时钟信号校准平台时间。

(2)数据采集功能

数据采集功能实现将模拟量信号转换为数字量信号，在FPGA的控制下完成电压、电流信号的高速采样，Cortex M4内核配置FPGA模块和对时模块，使采样和对时自动完成，通过数据缓冲功能对采样数据进行暂存和处理。

(3)录波记录功能

录波记录功能是将采样数据按通道进行整理，并形成录波记录文件。录波记录功能在电压电流突变或越限时启动，形成的录波文件需传送到Cortex A9内核进行保存和远传。

(4)启动判断功能

该功能根据设置的定值，判断是否启动录波记录。

(5)日志功能

记录Cortex M4内核软件的运行信息，为软件功能调试提供信息支持。

(6)自检功能

记录硬件的运行状态，为硬件调试提供信息。

(7)看门狗功能

看门狗功能提供硬件系统受到干扰时的自恢复能力。

内核2(Cortex A9)的功能：

(1)数据存储功能

数据存储功能实现采样数据的存储管理，采用线性循环存储方式，保证存储空间的均衡和循环使用，提高存储速度和存储可靠性。

(2)数据远传功能

数据远传功能实现采样数据的远传通讯管理，采用IEC104规约，保证大数据量的数据传输，支持数据的断点续传。

(3)故障分析功能

故障分析功能实现对录波数据的故障分析，提取故障前后的数据信息，分析故障发生的类型、进行小波分析、进行故障测距和故障定位，形成故障报文信息。

(4)参数管理功能

参数管理功能实现对定值配置参数的查询、存储和管理。

(5)事件管理功能

记录系统运行过程中的事件信息，如修改参数、保存定值、重新启动等。

(6)日志管理功能

记录Cortex A9内核软件的运行信息。

(7)自检管理功能

记录系统的自检信息。

(8)看门狗功能

监视Cortex A9内核软件的运行，具有自恢复功能。

通信机制：

内核Cortex M4和内核Cortex A9间需要传输大数据量的录波数据，因此两内核间的通信机制必须是快速高效的。平台采用消息机制+共享内存的方式来建立两内核间的数据通信通道，既保证了数据传输的实时性，又保证了大容量的数据传输。两内核间的数据通信方式如图3所示。

硬件平台在两内核间建立了200MB的共享内存，分为20块，每块10MB。当内核Cortex M4需要将录波数据传送给内核Cortex A9时，首先将录波数据写入共享内存中，然后发送消息通知内核Corte x A9，并告诉内核Cortex A9数据在共享内存中的块号和长度，内核Cortex A9从共享内存中读取数据后，通过消息通知内核Cortex M4读取完成。

处理流程：

Cortex M4数据采集处理流程：

Cortex M4处理流程如图4所示，主程序启动所有的处理模块并等待系统结束，各系统模块并行运行直到收到停止指令。

配置信息包含装置的通道数、启动定值等信息，是装置运行的必需参数。

对时模块负责接收GPS和北斗的卫星对时信号，该模块启动后，实时监听卫星信号并实现对装置的对时，对时精度要求达到ns级。当卫星信号中断或异常时，应发告警信号。

数据采集模块负责电压电流的采集，装置通过A/D采样，记录电压电流的采样值，有数据采集模块进行收集和整理。

启动录波模块负责启动判断并记录故障采样数据，当电缆线路的电压电流超过设定的限值，启动模块自动启动录波功能，将电压电流信息按一定的格式进行记录。

与后台通讯模块负责响应后台的请求命令，负责将记录的故障录波数据发送至后台。

看门狗模块负责实时监视软件的各部分模块的运行情况，一旦出现死机等现象，自动重启复位。

Cortex A9数据处理流程：

Cortex A9处理流程如图5所示，软件由主程序启动所有的功能模块，每个模块负责建立各自的循环处理过程，直到整个程序结束。

硬盘信息是指存储MMC的信息，如硬盘大小等，软件根据硬盘的情况自动为不同种类的数据分配不同的空间。网络配置信息是指网卡的配置信息，如MAC地址、IP地址、路由配置等。

日志记录模块负责记录软件运行过程中的运行信息。

参数管理模块负责载入、保存和检索装置的参数信息。

故障数据即故障档案处理模块负责故障录波数据的保存、故障档案的形成、故障数据的检索等功能。数据的保存采用线性循环存储技术，保证数据的快速检索、快速存储和快速读取，避免数据碎片化。

自检记录模块负责记录装置的自检信息，前置机每隔一定时间进行一次装置自检，检查内存等硬件的运行状态并进行记录，一旦硬件异常自动发告警信号。

远传接口模块负责响应主站命令，发送故障数据等。

SNTP服务模块负责通过SNTP协议发送装置时钟信息。

与前置机通讯模块负责接收故障数据，发送后台和主站的命令至前置机。

看门狗功能实时监视软件的运行状态，一旦出现异常即进行复位重启。

通过异构双核的相互协调和配合，高效实现电力系统高速数据采集处理。主要优点如下：

(1)满足电力系统高速数据采集的需要

所提出的高速数据采集处理平台可实现100MHz的采样频率，可同时记录6路电压和6路电流的高频采样数据，完全能够满足电力系统在扰动发生前后高速数据采集的需要。

(2)系统功耗低、运行效率高

所提出的高速数据采集处理平台的中央处理单元拥有两个完全不同的内核：Cortex M4内核实时性较强、控制功能强，适用于处理实时采样数据、GPS对时等功能；Cortex A9内核具有很强的调度管理能力，能够高效管理硬盘、网卡、显卡等外设，适用于高速采样数据的存储和远传等功能的实现。这两种内核通过共享内存、消息传递等机制保证数据的大容量传输和管理，充分利用了异构内核各自的优势和特点，有效降低了采集处理平台的功耗，提升了系统性能。

上述虽然结合附图对本实用新型的具体实施方式进行了描述，但并非对本实用新型保护范围的限制，所属领域技术人员应该明白，在本实用新型的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本实用新型的保护范围以内。

Claims (10)

1.一种基于异构双核的电力系统高速数据采集处理平台，其特征在于：包括与高速数据采集模块连接的CPU模块和GPS同步时钟控制模块，CPU模块与存储模块连接；CPU模块包括连接在一起的第一内核和第二内核；

高速数据采集模块接收第一内核的指令采集电压和电流数据，通过第二内核的指令传递给存储模块；GPS同步时钟控制模块接收第一内核的指令获取对时信号，转化为平台的同步信号校准平台时间。

2.如权利要求1所述的一种基于异构双核的电力系统高速数据采集处理平台，其特征在于：所述CPU模块为NXPi.MX6异构双核CPU架构，第一内核为Cortex-M4，第二内核为Cortex-A9。

3.如权利要求1所述的一种基于异构双核的电力系统高速数据采集处理平台，其特征在于：所述高速数据采集模块包括依次连接的传感器、高速A/D变换模块和FPGA控制模块，传感器获取电力系统中的电压和电流信号传递给高速A/D变换模块，高速A/D变换模块在FPGA控制模块的控制指令下将电压、电流信号的模拟量信号转换为数字量信号。

4.如权利要求1所述的一种基于异构双核的电力系统高速数据采集处理平台，其特征在于：所述第一内核具有FPGA模块，用于向高速数据采集模块发送控制指令，使高速数据采集模块完成电压和电流信号的采集与转换。

5.如权利要求1所述的一种基于异构双核的电力系统高速数据采集处理平台，其特征在于：所述GPS同步时钟控制模块获取GPS和北斗卫星系统的对时信号传递给CPU模块的第一内核。

6.如权利要求1所述的一种基于异构双核的电力系统高速数据采集处理平台，其特征在于：所述第一内核具有对时模块，对时模块接收GPS同步时钟控制模块获取的对时信号，转化为同步信号作为平台同步采样的基准信号，同时作为高精度时钟信号校准平台时间。

7.如权利要求1所述的一种基于异构双核的电力系统高速数据采集处理平台，其特征在于：所述第一内核和第二内核之间通过消息和共享内存机制进行数据交互。

8.如权利要求1所述的一种基于异构双核的电力系统高速数据采集处理平台，其特征在于：所述第一内核具有录波模块，录波模块形成的录波文件传递给第二内核进行保存。

9.如权利要求1所述的一种基于异构双核的电力系统高速数据采集处理平台，其特征在于：所述第二内核连接存储模块、网卡和显卡，用于保存和管理采样数据。

10.如权利要求1所述的一种基于异构双核的电力系统高速数据采集处理平台，其特征在于：所述第二内核具有远传接口模块，负责响应主站命令。

Images