CN214175074U - 一种并行真随机数发生器及其载体 - Google Patents

Abstract

本实用新型提供一种并行真随机数发生器及其载体，包括第一噪声源、第二噪声源、预留噪声源输入端口、放大模块、A/D转换模块、异或链、随机性检测模块以及随机数生成模块。本实用新型的实质性效果是：1）预留噪声源输入端口，当原有噪声源出线问题，引入新的外置噪声源即可恢复正常使用；2）可通过外置噪声源增加随机数的随机性3）设置异或链，减少基于振荡采样的物理真随机数发生器输出的随机序列会出现偏差和自相关性。解决了现有技术保密性不足以及噪声源出现问题后更换困难的技术问题。

Description

一种并行真随机数发生器及其载体

技术领域

本实用新型涉及计算机技术领域，尤其涉及一种并行真随机数发生器及其载体。

背景技术

随机数发生器是一种模拟数字混合的安全芯片，它将电路中的随机噪声的影响加以增强，采样得到高速的随机的“0”、“ 1 ” 序列，该序列能够通过随机性测试。随机数发生器在安全信息系统中起着非常重要的作用，作为安全信息系统的核心组件，任何一部密码机、密码设备或者密码协议都离不开随机数发生器。在设计精良的密码组件中，必须有两类乱源，一类是数学乱源，一类是物理乱源。这两者都是不可或缺的。数学乱源可以用数学算法实现，而物理乱源必须要用数字物理噪声源来实现。

随机数发生器常被用作密钥管理，其主要功能是产生随机的序列来用作密钥。随着计算机科学与通信技术的快速发展，信息在存储、传送、接收和处理过程中的安全问题己受到人们的广泛关注，对高质量随机数的要求也与日俱增。随机数在信息安全系统中扮演着重要的角色，在基于计算机或互连网的通信和交易中有着广泛的应用。比如数据加密、密钥管理、电子商务、数字签名、身份鉴定以及蒙特卡罗仿真等都要用到随机数。

对于很多加密系统而言，其安全性完全取决于使用的密钥和一些协议中的参数等条件，若采用传统模型产生的伪随机序列作为密钥，如果攻击者拥有足够的计算能力，则完全可以预测到伪随机数的产生规律。对于许多使用伪随机数的安全系统来说，由于软件方法不能保证足够的不确定性，伪随机数注定成为它们性能提高的瓶颈。即使一个安全系统的其他部件都足够安全，使用伪随机数也会使整个系统变得很脆弱、易受到攻击。如果安全系统内部使用的是真随机数的话，即使攻击者有很强的计算能力，并且己知所有产生的序列，也不能预测系统下一个要产生的随机数。这样就提高了安全系数，降低了安全隐患。

国际上由于成本等多方面原因，常常使用数学算法实现的随机数。只要数学算法实现的随机数所产生的随机序列周期足够长并能通过相应的检验，就可以使用。而且由于使用数学算法实现的随机数在物理实现上比较简单，它的生成速度比用硬件实现随机数快得多，因而得到广泛的应用。对使用数学算法实现的随机数，其实现算法显得尤为重要。但是，由于该随机序列由数学公式计算所产生。如果生成随机数的算法确定了，那么这个随机数序列也就确定了。所以从数学意义上讲，使用数学算法实现的随机数并不随机，属于伪随机数，序列本身也必然会重复。

但对于军事及航天应用等保密需求很高的行业领域而言，需要对通讯系统进行加密，伪随机数由于使用数学算法实现，有被破解的风险，不能满足该领域应用的需求，因而需要利用物理方式实现的随机数进行加密。现有技术中，随机数的物理实现方式常常为对某一种自然界存在的物理噪声进行采样，被采样的噪声可为：散粒噪声、接触噪声、突发噪声、雪崩噪声、热噪声等噪声中的一种。但由于现有技术中噪声源只有一个，一旦噪声源或时钟模块出现问题，生成的随机数便又会变成伪随机数，存在保密性不足的技术问题，而且噪声源多集成在芯片或电路板上，噪声源出现问题后存在更换困难的技术问题。

公开号CN107797788A公开了一种随机数发生装置、真随机数发生器及系统级芯片，包括：时钟信号生成模块，用于生成频率相同且相位相反的两个低频的时钟信号；时钟信号处理模块，包括检测模块、分频模块和输出模块；检测模块，用于检测生成的两个时钟信号是否异常；分频模块，用于对来自时钟树的时钟信号进行分频，得到频率相同且相位相反的两个时钟信号；输出模块，用于在检测出生成的两个时钟信号未异常时，输出生成的两个时钟信号，在检测出生成的两个时钟信号异常时，输出分频得到的两个时钟信号；还包括：随机数生成模块，用于根据输出模块输出的两个时钟信号生成随机数。从本实用新型实施例可见，降低了产生的随机数是可预测性的概率。但该发明仍未解决噪声源出现问题后存在更换困难的技术问题。

发明内容

本实用新型要解决的技术问题是：现有真随机数发生器存在保密性不足以及噪声源出现问题后更换困难的技术问题。为解决上述技术问题，本实用新型提供一种并行真随机数发生器，包括第一噪声源、第二噪声源、预留噪声源输入端口、放大模块、A/D转换模块、异或链、随机性检测模块以及随机数生成模块，所述第一噪声源、第二噪声源以及预留噪声源输入端口分别与一路放大模块连接，所述放大模块与所述A/D转换模块连接，所述A/D转换模块与所述异或链连接，所述异或链与所述随机数生成模块连接，所述随机数生成模块根据所述异或链的输入生成并向下一级输出随机数，所述随机性检测模块记录所述随机数生成模块生成的随机数并统计随机性。所述第一噪声源、第二噪声源发出噪声通过放大以及A/D转换模块转化为数字信号，所述异或链使所述A/D转换模块输出的“0”和“1”的概率相近，当所述随机性检测模块检测到生成的随机数出现规律，则报警。当第一噪声源或第二噪声源之一出现问题时，使用者可以通过所述预留噪声源输入端口接入其他噪声源，这样一来生成的随机数的可预测性更低，安全性更高，采用这种加密方式的系统更难以被黑客攻破。

作为优选，所述第一噪声源为电阻热噪声源。

作为优选，所述第二噪声源为三极管闪变噪声源。第一噪声源和第二噪声源产生噪声的原理不同，增加了数据的随机性。

作为优选，所述异或链包括N个D触发器、N-1个异或门以及抖动时钟信号模块，N个所述D触发器之间串联，所述A/D转换模块的输出端与首端所述D触发器的输入端连接，首端所述D触发器的输出端与第二D触发器输入端连接，首端所述D触发器的输出端与第一异或门输入端连接，第二D触发器的输出端与第一异或门输入端连接，第n个所述异或门的输出作为第n+1个异或门的第一输入，第n+2个D触发器的输出作为第n+1个异或门的第二输入，所述n≥1，所述抖动时钟信号模块为若干所述D触发器提供时钟信号。在慢时钟节拍下，噪声源模块输出的随机序列逐一输入到4个D触发器中，在存储移位

后，异或链将其两两异或。

作为优选，所述异或链中D触发器的个数N≥4。按照二进制，每个D触发器存储一位数字，D触发器的个数不仅决定了一次获取的随机数的最大值，同时也决定异或链对于噪声源产生“0”和“1”的概率的修正能力。

本实用新型还提供一种集成芯片，集成了所述的并行真随机数发生器，所述预留噪声源输入端口与芯片I/O引脚连接。将外置噪声源的输出端与所述I/O引脚连接，即可在原有基础上增加一种噪声源。

本实用新型的实质性效果是：1）预留噪声源输入端口，当原有噪声源出线问题，引入新的外置噪声源即可恢复正常使用；2）可通过外置噪声源增加随机数的随机性3）设置异或链，减少基于振荡采样的物理真随机数发生器输出的随机序列会出现偏差和自相关性。解决了现有技术保密性不足以及噪声源出现问题后更换困难的技术问题。

附图说明

图1是实施例一的组成结构示意图。

图2是实施例一异或链示意图。

图中：1.电阻热噪声源、2.三极管闪变噪声源、3. 预留噪声源输入端口、4.D触发器、100.放大模块、200.A/D转换模块、300.异或链、400.随机数生成模块、500.随机性检测模块。

具体实施方式

下面通过具体实施例，并结合附图，对本实用新型的具体实施方式作进一步具体说明。

如图1所示，实施例一包括电阻作为噪声元件的电阻热噪声源1、三极管漏电流作为噪声的三极管闪变噪声源2、可以快速匹配外接噪声源的预留噪声源输入端口3、放大模块100、A/D转换模块200、异或链300、随机性检测模块500以及随机数生成模块400，电阻热噪声源1、三极管闪变噪声源2以及预留噪声源输入端口3分别与一路放大模块100连接，放大模块100与A/D转换模块200连接，A/D转换模块200与异或链300连接，异或链300与随机数生成模块400连接，随机数生成模块400根据异或链300的输入生成并向下一级输出随机数，随机性检测模块500记录随机数生成模块400生成的随机数并统计随机性。电阻热噪声源1、三极管闪变噪声源2发出噪声通过放大以及A/D转换模块200转化为数字信号，异或链300使A/D转换模块200输出的“0”和“1”的概率相近，当随机性检测模块500检测到生成的随机数出现规律，则报警。当电阻热噪声源1或三极管闪变噪声源2之一出现问题时，使用者可以通过预留噪声源输入端口3接入其他噪声源，或者当电阻热噪声源1以及三极管闪变噪声源2正常工作时接入其他噪声源，这样一来生成的随机数的可预测性更低，安全性更高，采用这种加密方式的系统更难以被黑客攻破。

如图2所示，异或链300包括四个D触发器4、三个异或门以及抖动时钟信号模块，四个所述D触发器之间串联，所述A/D转换模块200的输出端与首端所述D触发器的输入端连接，首端所述D触发器的输出端与第二D触发器输入端连接，首端所述D触发器的输出端与第一异或门输入端连接，第二D触发器的输出端与第一异或门输入端连接，第n个所述异或门的输出作为第n+1个异或门的第一输入，第n+2个D触发器的输出作为第n+1个异或门的第二输入，所述n≥1，所述抖动时钟信号模块为若干所述D触发器提供时钟信号。在慢时钟节拍下，噪声源模块输出的随机序列逐一输入到4个D触发器中，在存储移位后，异或链300将其两两异或。在本实施例中，噪声源输出“1”的概率为55%，则噪声源输出“0”的概率为45%，若没有异或链300，则生成的随机数每个数字生成的概率不同，加入异或链300后，生成1的概率变为4*（0.55^3*0.45+0.45^3*0.55）=0.49995，由于噪声源本身不可控，因此异或链300的存在使得生成的随机数的随机性明显提升。

以上的实施例只是本实用新型的一种较佳的方案，并非对本实用新型作任何形式上的限制，在不超出权利要求所记载的技术方案的前提下还有其它的变体及改型。

Claims (6)

1.一种并行真随机数发生器，其特征在于：包括第一噪声源、第二噪声源、预留噪声源输入端口、放大模块、A/D转换模块、异或链、随机性检测模块以及随机数生成模块，所述第一噪声源、第二噪声源以及预留噪声源输入端口分别与一路放大模块连接，所述放大模块与所述A/D转换模块连接，所述A/D转换模块与所述异或链连接，所述异或链与所述随机数生成模块连接，所述随机数生成模块根据所述异或链的输入生成并向下一级输出随机数，所述随机性检测模块记录所述随机数生成模块生成的随机数并统计随机性。

2.根据权利要求1所述的一种并行真随机数发生器，其特征在于：所述第一噪声源为电阻热噪声源。

3.根据权利要求1所述的一种并行真随机数发生器，其特征在于：所述第二噪声源为三极管闪变噪声源。

4.根据权利要求1所述的一种并行真随机数发生器，其特征在于：所述异或链包括N个D触发器、N-1个异或门以及抖动时钟信号模块，N个所述D触发器之间串联，所述A/D转换模块的输出端与首端所述D触发器的输入端连接，首端所述D触发器的输出端与第二D触发器输入端连接，首端所述D触发器的输出端与第一异或门输入端连接，第二D触发器的输出端与第一异或门输入端连接，第n个所述异或门的输出作为第n+1个异或门的第一输入，第n+2个D触发器的输出作为第n+1个异或门的第二输入，所述n≥1，所述抖动时钟信号模块为若干所述D触发器提供时钟信号。

5.根据权利要求4所述的一种并行真随机数发生器，其特征在于：所述异或链中D触发器的个数N≥4。

6.一种集成芯片，其特征在于：集成了权利要求1至5任一项所述的并行真随机数发生器，所述预留噪声源输入端口与芯片I/O引脚连接。

Images