CN214013134U

CN214013134U - 微带低通滤波器

Info

Publication number: CN214013134U
Application number: CN202120142866.1U
Authority: CN
Inventors: 李道德
Original assignee: TP Link Technologies Co Ltd
Current assignee: TP Link Technologies Co Ltd
Priority date: 2021-01-19
Filing date: 2021-01-19
Publication date: 2021-08-20
Anticipated expiration: 2031-01-19

Abstract

本申请涉及微带滤波器，提供了一种微带低通滤波器，包括：耦合连接的多个谐振器，所述多个谐振器并排布置；输入馈电抽头，与所述多个谐振器中的首位谐振器连接；输出馈电抽头，与所述多个谐振器中的末位谐振器连接；以及静电防护结构，一端与所述输出馈电抽头连接，另一端接地。该微带低通滤波器可以制作在常用的印制电路板，以降低产品成本，另外，通过设置耦合连接的多个谐振器和静电防护结构，可以缩减滤波器的面积，有利于产品的小型化。

Description

微带低通滤波器

技术领域

本申请属于微带滤波器技术领域，尤其涉及一种微带低通滤波器。

背景技术

微带线实现滤波器是目前射频领域内较为成熟的技术，但实际上，用于2.4G的WIFI通信系统内的微带滤波器还较为少见，通常在2.4G的WIFI通信系统中，滤波器较多的电路设计是用集成的低温共烧陶瓷(Low Temperature Co-fired Ceramic，LTCC)滤波器、或者由被动元件电容电感构成的滤波器电路。这两种滤波器电路都有其特点，LTCC滤波器的性能优越，体积小，但相对成本较高，而被动元件电容电感构成的滤波器则有较高的可调性。一些文献书籍中也介绍了较多的微带线滤波器，这些滤波器比如高低阻抗滤波器等，由微带线等效电感和电容的方式来实现。也有较多微带线滤波器使用多模结构来实现带通滤波器等。

无论是经典的微带线滤波器实现方式，还是采用新的微带结构，这些滤波器都没有较好地体现在WIFI领域内对滤波器的设计需求，因此，我们需要找到一些新的微带线滤波器结构设计，使之可以替代常用于WIFI领域的一些LTCC滤波器。

2.4G的WIFI通信系统内，滤波器通常需要考虑的是功率放大器(PowerAmplifier，PA)输出带来的谐波抑制，同时也要抑制一些其他频段的信号，按照WIFI通信行业内的特点，这需要2.4G的滤波器能够实现至少30dB左右的2次、3次谐波抑制。

微带实现滤波器在较多文献中都介绍了实现方式的方法，但使用这些成熟的实现方法会带来较大的弊端及尺寸较大，而且满足的性能要求越高，通常滤波器的实现就越难。

使用一些多模结构来实现带通滤波器，一方面带内的插损较大，另外当前2.4G射频电路上，对带通滤波器的需求也不高，若要做到谐波的抑制达到30dB以上也需要较大的体积。

另外最为关键的是，WIFI系统常用的印制电路板(Printed Circuit Board，PCB)板材对于实现微带滤波器也是十分的关键，如果使用高频板材、高介电常数板材等则是带来的较高的成本。而如何在常见的环氧玻璃纤维板(FR4)介质基础上去设计一个较小尺寸、可满足生产一致性的微带滤波器则是比较困难的。

实用新型内容

本申请的目的在于提供一种微带低通滤波器，旨在解决传统的微带滤波器体积较大，成本高的问题。

本申请实施例的第一方面提供了一种微带低通滤波器，包括：

耦合连接的多个谐振器，所述多个谐振器并排布置；

输入馈电抽头，与所述多个谐振器中的首位谐振器连接；

输出馈电抽头，与所述多个谐振器中的末位谐振器连接；以及

静电防护结构，一端与所述输出馈电抽头连接，另一端接地。

在其中一个实施例中，所述谐振器为四分之一波长阶跃阻抗谐振器。

在其中一个实施例中，所述多个谐振器包括并排布置的第一谐振器、第二谐振器及第三谐振器，所述第一谐振器的高阻抗线、所述第二谐振器的高阻抗线及所述第三谐振器的高阻抗线通过连接线连接，所述第一谐振器的低阻抗线、所述第二谐振器的低阻抗线通过第一缝隙进行能量耦合，所述第二谐振器的低阻抗线、所述第三谐振器的低阻抗线通过第二缝隙进行能量耦合。

在其中一个实施例中，所述第一缝隙和所述第二缝隙的宽度为2mil～10mil，所述第一谐振器的低阻抗线、所述第二谐振器的低阻抗线、所述第三谐振器的低阻抗线的线宽为80mil～130mil，所述第一谐振器的低阻抗线、所述第二谐振器的低阻抗线、所述第三谐振器的低阻抗线的长度为130mil～150mil，所述连接线的线宽为5mil～10mil，长度为300mil～360mil。

在其中一个实施例中，所述输入馈电抽头与所述第一谐振器的高阻抗线连接，所述输出馈电抽头与所述第三谐振器的高阻抗线连接。

在其中一个实施例中，所述输入馈电抽头偏移所述第一谐振器的低阻抗线的距离为0～200mil，所述输出馈电抽头偏移所述第三谐振器的低阻抗线的距离为0～200mil。

在其中一个实施例中，所述静电防护结构的走线长度为四分之一的波长。

在其中一个实施例中，所述静电防护结构的走线为沿一个方向延伸的弯折型走线。

在其中一个实施例中，所述静电防护结构的走线宽度为10mil～15mil。

在其中一个实施例中，所述静电防护结构的走线沿个所述方向延伸长度为120mil～200mil，在垂直于所述方向的宽度为130mil～150mil。

上述的微带低通滤波器可以制作在常用的印制电路板，以降低产品成本，另外，通过设置耦合连接的多个谐振器和静电防护结构，可以缩减滤波器的面积，有利于产品的小型化。

附图说明

图1为本申请实施例提供的微带低通滤波器的结构示意图；

图2为图1所示的微带低通滤波器中SIR结构体之间的低阻抗线的耦合间隔和谐振频率的变化曲线图；

图3为图1所示的微带低通滤波器中输入/输出馈电点与SIR结构体低阻抗线的偏移距离的示意图。

图4为图1所示的微带低通滤波器中的静电防护结构并联到射频链路示意图。

图5为图1所示的微带低通滤波器的插损测试曲线图。

具体实施方式

为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。

需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

请参阅图1，本申请较佳实施例提供的一种微带低通滤波器，包括耦合连接的多个谐振器11、12、13、输入馈电抽头14、输出馈电抽头15和静电防护结构16。

输入馈电抽头14与多个谐振器11、12、13中的首位谐振器11连接；输出馈电抽头15与多个谐振器11、12、13中的末位谐振器13连接；静电防护结构16的一端与所述输出馈电抽头15连接，静电防护结构16的另一端接地。

本申请一个实施例中，微带低通滤波器是基于FR4板材制作的，该FR4板材介电常数4.4，介质厚度1mm。如此，在较为常见的PCB上，实现一个尺寸较小，性能优越的2.4GHz微带低通滤波器。

本申请中，耦合连接的多个谐振器11、12、13构成低通滤波器，该低通滤波器采用阶跃阻抗谐振器(Step Impedance Resonator，SIR)结构，SIR结构谐振设计在4.8GHz频带附近，一个简单的SIR结构的示意图2如下所示，其谐振的基本原理可通过如下计算：

谐振条件：tan(θ₁)tan(θ₂)＝Z₁/Z₂

其中：Z_in是从高阻抗端面看过去的输入阻抗，Z₁为高阻抗微带线的特征阻抗，Z₂为低阻抗微带线的特征阻抗，θ₁和θ₂分别是高阻抗微带线和低阻抗微带线的电长度。

为了提高带外的抑制能力，一个简单的SIR结构的阻带带宽以及通带带宽都是不满足要求的，所以我们需要对SIR的结构增加阶数，阶数正比于带外的抑制能力，|S₂₁|∝log(f(N))，其中，|S₂₁|是低通滤波器的传递函数，f(N)是低通滤波器与阶数N相关的函数。增加阶数同时要提高阻带带宽，经过初步的仿真确认，阶数确定为3阶以上，本实施例提供了一种3阶SIR结构的低通滤波器。

在其中一个实施例中，每个谐振器(即SIR结构)设置为四分之一波长阶跃阻抗谐振器。多个谐振器11、12、13包括并排布置的第一谐振器11(即首位谐振器)、第二谐振器12及第三谐振器13(即末位谐振器)，第一谐振器11的高阻抗线112、第二谐振器12的高阻抗线122及第三谐振器13的高阻抗线132通过连接线20连接，第一谐振器11的低阻抗线114、第二谐振器12的低阻抗线124通过第一缝隙17进行能量耦合，第二谐振器12的低阻抗线124和第三谐振器13的低阻抗线134通过第二缝隙18进行能量耦合。

可以理解的是连接线20可以是第一谐振器11的高阻抗线112、第二谐振器12的高阻抗线122及第三谐振器13的高阻抗线132的一部分，也可以是独立于第一谐振器11的高阻抗线112、第二谐振器12的高阻抗线122及第三谐振器13的高阻抗线132。

在其中一个实施例中，输入馈电抽头14与第一谐振器11的高阻抗线112连接，输出馈电抽头15与第三谐振器13的高阻抗线132连接。输入馈电抽头14偏移第一谐振器11的低阻抗线114的距离为0～200mil，输出馈电抽头15偏移第三谐振器13的低阻抗线134的距离为0～200mil。

本申请中，在设计上增加阶数可以无穷叠加相同的SIR结构，但这种方式缺点是面积增加，为了达到较好的抑制能力，同时改善微带尺寸，以3阶的低通滤波器为例，采用以下两个方面的设计来缩小低通滤波器的尺寸：

第一方面，改进谐振结构间的耦合：

通过对使用结构间的电磁耦合，可以改变谐振体的谐振频率，从而达到缩小尺寸的目的，例如图3是固定输入输出馈电位置的情况下，两个SIR结构体之间的低阻抗线电磁耦合对谐振体谐振频率的影响，谐振体之间的间距越小，即第一缝隙17和第二缝隙18的宽度，耦合度越高。可以看到当电磁耦合越强时，谐振的频率会越低。不过这有负面作用是电磁耦合强度会影响到谐振深度。

第二方面，调整输入馈电抽头14、输出馈电抽头15的位置：

馈电位置主要影响到滤波器的输入输出Q值(品质因数)，对谐振体的谐振频率也有较大影响，以下是固定耦合间距的情况下，以两个四分之一波长SIR结构的微带线滤波器为例，请参阅图2，示意调整输入输出馈电位置r后谐振频率以及谐振深度的变化情况见下表：

馈电位置r	谐振频率	谐振深度
			0mil	6.34GHz	-51.7dB
50mil	4.84GHz	-45.0dB
			100mil	3.92GHz	-36.0dB
150mil	3.38GHz	-29.7dB
			200mil	3.00GHz	-25.5dB

其中，输入馈电位置指的是：输入馈电抽头14和所述第一谐振器11的高阻抗线112的连接点与所述第一谐振器11的低阻抗线114之间的距离，该距离为0～200mil。输出馈电位置指的是：输出馈电抽头15与所述第三谐振器13的低阻抗线134的连接点与所述第三谐振器13的低阻抗线134之间的距离，该距离为0～200mil。

在3阶的低通滤波器中，第一谐振器11的低阻抗线114和第二谐振器12的低阻抗线124之间的第一缝隙17、第二谐振器12的低阻抗线124和第三谐振器13的低阻抗线134之间的第二缝隙18的宽度为2mil～10mil，第一谐振器11的低阻抗线114、第二谐振器12的低阻抗线124、第三谐振器13的低阻抗线134的线宽W1为80mil～130mil，第一谐振器11的低阻抗线114、第二谐振器12的低阻抗线124、第三谐振器13的低阻抗线134的长度L1为130mil～150mil，连接线20的线宽W2为5mil～10mil，长度L2为300mil～360mil。

在一个示例中，3阶的低通滤波器的整体尺寸长宽是446.0mil*207.0mil，单个SIR结构体的低阻抗尺寸是99.0mil*139.0mil，连接线20是10.0mil*330.0mil，低阻抗线之间的耦合间距是6mil。

在其中一个实施例中，静电防护结构16的走线总长度为微带低通滤波器的四分之一的波长。为缩小面积，静电防护结构16的走线是沿一个方向Y延伸的弯折型走线，该方向Y为垂直于输出馈电抽头15且位于3阶的低通滤波器一侧的方向。在其中一个实施例中，静电防护结构16的走线宽度W3为10mil～15mil。而静电防护结构16的走线沿方向Y延伸长度L3为120mil～200mil，在垂直于方向Y的宽度W4为130mil～150mil。

在一个示例中，静电防护结构16采用12mil宽度的射频线，阻抗略大于50欧姆，静电防护结构16的整体尺寸是141.0*173.0mil。

射频频段中，保护器件不受静电损坏的电路也是必不可少的，可以使用微带电路形式来使静电快速释放，这里采用四分之一波长的微带线并联到射频链路上作为静电防护电路，请参阅图4，并且该静电防护电路满足电学参数满足：

Z_in(d＝λ/4)＝-jZ_c*tan(βλ_g/4)

其中，Z_in是四分之一波长的微带线的输入阻抗，Z_c是四分之一波长的微带线的特征阻抗，β是传输常数，λ_g是介质中的波长。

根据PCB的各项参数特性合理计算长度，让静电防护结构16的微带电路的输入阻抗无穷大，即可对射频的影响降低到最低。

设计本申请的微带低通滤波器后，性能主要关注通带内的插损以及2次/3次谐波、5G频段的抑制能力，以这两个指标为参考来评判滤波器性能，当然带内的驻波也是一个非常关键的指标。

实际测试结果：在设计完滤波器后，打板验证滤波器的性能，并对比目前市场上通用的集成LTCC低通滤波器、一个5阶的LC(电感-电容)构成的低通滤波器，其实际测试结果对比见图5，曲线解释：Port5/6(S(5,5)，S(5,6))是本申请微带低通滤波器实测结果，Port7/8(S(7,7)，S(7,8))是集成LTCC低通器件实测结果，Port9/10(S(10,9)，S(10,10))是村田LC分立5阶低通实测结果。

可以看到，微带结构的带内插损和带外的抑制能力都是较好的，即保证了通带内的性能，带外的抑制能力也达到了设计的目标。

一致性：PCB介质厚度的影响

如下是介质厚度变化对带内和带外的抑制性能影响，实际上在介质厚度1～1.6mm范围内，性能都是符合预期变化的。

一致性：PCB覆盖绿油介电常数变化

一致性：FR4介电常数变化

从以上的性能分析上，当前设计的微带低通滤波器性能能适应各种PCB生产上的参数变化，一致性是能满足生产需求的。

阻带带宽：将带外抑制能力大于30dB的频率范围算作设计的阻带，其阻带带宽有4.3～9.0GHz左右，涵盖了2/3次谐波的频带范围且有较大余量，可满足PCB生产上不同参数特性带来的性能变化。

通带带宽：将带内驻波小于2的频率范围作为通带的判断标准，设计的同通带范围由2.1～2.8GHz，能有效涵盖2.4G WIFI频段的工作频段。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims

1.一种微带低通滤波器，其特征在于，包括：

耦合连接的多个谐振器，所述多个谐振器并排布置；

输入馈电抽头，与所述多个谐振器中的首位谐振器连接；

2.如权利要求1所述的微带低通滤波器，其特征在于，所述谐振器为四分之一波长阶跃阻抗谐振器。

3.如权利要求1或2所述的微带低通滤波器，其特征在于，所述多个谐振器包括并排布置的第一谐振器、第二谐振器及第三谐振器，所述第一谐振器的高阻抗线、所述第二谐振器的高阻抗线及所述第三谐振器的高阻抗线通过连接线连接，所述第一谐振器的低阻抗线、所述第二谐振器的低阻抗线通过第一缝隙进行能量耦合，所述第二谐振器的低阻抗线、所述第三谐振器的低阻抗线通过第二缝隙进行能量耦合。

4.如权利要求3所述的微带低通滤波器，其特征在于，所述第一缝隙和所述第二缝隙的宽度为2mil～10mil，所述第一谐振器的低阻抗线、所述第二谐振器的低阻抗线、所述第三谐振器的低阻抗线的线宽为80mil～130mil，所述第一谐振器的低阻抗线、所述第二谐振器的低阻抗线、所述第三谐振器的低阻抗线的长度为130mil～150mil，所述连接线的线宽为5mil～10mil，长度为300mil～360mil。

5.如权利要求3所述的微带低通滤波器，其特征在于，所述输入馈电抽头与所述第一谐振器的高阻抗线连接，所述输出馈电抽头与所述第三谐振器的高阻抗线连接。

6.如权利要求5所述的微带低通滤波器，其特征在于，所述输入馈电抽头和所述第一谐振器的高阻抗线的连接点与所述第一谐振器的低阻抗线之间的距离为0～200mil，所述输出馈电抽头与所述第三谐振器的低阻抗线的连接点与所述第三谐振器的低阻抗线之间的距离为0～200mil。

7.如权利要求3所述的微带低通滤波器，其特征在于，所述静电防护结构的走线长度为四分之一的波长。

8.如权利要求7所述的微带低通滤波器，其特征在于，所述静电防护结构的走线为沿一个方向延伸的弯折型走线。

9.如权利要求8所述的微带低通滤波器，其特征在于，所述静电防护结构的走线宽度为10mil～15mil。

10.如权利要求8所述的微带低通滤波器，其特征在于，所述静电防护结构的走线沿个所述方向延伸长度为120mil～200mil，在垂直于所述方向的宽度为130mil～150mil。