CN214012481U - 一种led驱动电路 - Google Patents

Abstract

本申请实施例提供一种LED驱动电路，所述LED驱动电路包括：第一组件区，所述第一组件区包括第一驱动通道组和第二驱动通道组，所述第一驱动通道组和所述第二驱动通道组呈对称分布，所述第一驱动通道组和所述第二驱动通道组分别包括相同数量的驱动通道；第二组件区，所述第二组件区设置有模拟地焊盘，所述模拟地焊盘通过金属线与所述驱动通道的衬底连接。本申请实现了减小芯片内部噪声，提高各通道间的输出电流匹配精度，获得良好的电流一致性。

Description

一种LED驱动电路

技术领域

本申请涉及集成电路技术领域，具体而言，涉及一种LED驱动电路。

背景技术

随着人们对科技和环境的关注越来越高，LED(light emitting diode，发光二极管)以其高效、安全、寿命长等优点在信息显示领域得到了广泛的应用，LED显示屏也得到了快速发展，与此同时人们对LED显示屏的显示品质也提出了更高的要求，而LED显示屏驱动芯片的好坏对LED显示屏的显示品质起着至关重要甚至决定性的作用。目前，市场上主流LED显示屏驱动芯片大都采用多通道恒流输出架构，以满足大量LED点阵的驱动要求。由于多通道输出，再加上级联应用条件，各LED点阵行和列的电流一致性将会显著影响显示屏的显示效果。

实用新型内容

本申请实施例的目的在于提供一种LED驱动电路，用以实现减小芯片内部噪声，提高各通道间的输出电流匹配精度，获得良好的电流一致性。

本申请实施例第一方面提供了一种LED驱动电路，包括：第一组件区，所述第一组件区包括第一驱动通道组和第二驱动通道组，所述第一驱动通道组和所述第二驱动通道组呈对称分布，所述第一驱动通道组和所述第二驱动通道组分别包括相同数量的驱动通道；第二组件区，所述第二组件区设置有模拟地焊盘，所述模拟地焊盘通过金属线与所述驱动通道的衬底连接。

于一实施例中，所述驱动通道包括：共源器件模块，靠近所述第一驱动通道组和所述第二驱动通道组的对称轴线设置；共栅器件模块，与所述共源器件模块相邻；静电防护模块，与所述共栅器件模块相邻；运放模块，与所述静电防护模块相邻；消隐模块，与所述运放模块相邻，设置在驱动芯片的边缘。

于一实施例中，所述第一组件区还包括：多个输出端焊盘，每个所述输出端焊盘与每个所述驱动通道对应，设置在所述共栅器件模块与所述静电防护模块的相邻处。

于一实施例中，所述第一组件区还包括：多个功率地焊盘，每个所述输出端焊盘对应四个所述驱动通道，设置在所述第一驱动通道组和所述第二驱动通道组的对称轴线上。

于一实施例中，所述金属线的数量为偶数，所述金属线呈对称分布。

于一实施例中，所述金属线包括：第一金属线，分布在所述第一驱动通道组的所述输出端焊盘的左侧，连接所述第一驱动通道组的衬底；第二金属线，分布在所述第一驱动通道组的所述输出端焊盘和所述功率地焊盘之间，连接所述第一驱动通道组的衬底；第三金属线，分布在所述第二驱动通道组的所述输出端焊盘和所述功率地焊盘之间，连接所述第二驱动通道组的衬底；第四金属线，分布在所述第二驱动通道组的所述输出端焊盘的右侧，连接所述第二驱动通道组的衬底。

于一实施例中，所述共源器件模块包括第一场效应晶体管，共栅器件模块包括第二场效应晶体管，所述运放模块包括放大器。

于一实施例中，所述第一场效应晶体管的源极接地，所述第一场效应晶体管的栅极连接第一电压输入端，所述第一场效应晶体管的漏极连接所述第二场效应晶体管的源极，所述第二场效应晶体管的漏极连接电路输出端，所述第二场效应晶体管的栅极连接所述放大器的输出端，所述放大器的第一输入端连接第二电压输入端，所述放大器的第二输入端连接所述第二场效应晶体管的源极。

于一实施例中，所述第一场效应晶体管和所述第二场效应晶体管均为NMOS管。

于一实施例中，所述第一驱动通道组和所述第二驱动通道组分别包括8个所述驱动通道。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请一实施例的LED驱动电路的示意图；

图2为本申请一实施例的LED驱动电路的示意图；

图3为本申请一实施例的驱动通道中恒流源电路的示意图。

附图标记：

1-驱动芯片，100-第一组件区，110-第一驱动通道组，120-第二驱动通道组，130-输出端焊盘，140-功率地焊盘，150-衬底，200-第二组件区，210-模拟地焊盘，220-模拟电源焊盘，300-驱动通道，310-共源器件模块，311-第一场效应晶体管，320-共栅器件模块，321-第二场效应晶体管，330-静电防护模块，340-运放模块，341-放大器，350-消隐模块，400-金属线，410-第一金属线，420-第二金属线，430-第三金属线，440-第四金属线。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。

在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，并不表示排列序号，也不能理解为指示或暗示相对重要性。

在本申请的描述中，术语“包括”、“包含”等表示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其他特征、步骤、操作、元素、组件和/或其集合的存在或添加。

在本申请的描述中，术语“水平”、“竖直”、“悬垂”等术语并不表示要求部件绝对水平或悬垂，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。

在本申请的描述中，术语“上”、“下”、“左”、“右”、“前”、“后”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请的描述中，除非另有明确的规定和限定，术语“安装”、“设置”、“设有”、“连接”、“配置为”应做广义理解。例如，可以是固定连接，也可以是可拆卸连接，或整体式构造；可以是机械连接，也可以是电连接；可以是直接相连，也可以是通过中间媒介间接相连，又或者是两个装置、元件或组成部分之间内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

请参看图1，其为本申请一实施例的LED驱动电路的示意图。驱动芯片1包括：第一组件区100和第二组件区200，第一组件区100和第二组件区200均为矩形，第一组件区100的下边沿与驱动芯片1的下边沿平齐，第一组件区100的左边沿与驱动芯片1的左边沿平齐，第一组件区100的右边沿与驱动芯片1的右边沿平齐，第二组件区200位于第一组件区100的上方，第二组件区200的上边沿与驱动芯片1的上边沿平齐，第二组件区200的左边沿与驱动芯片1的左边沿平齐，第二组件区200的右边沿与驱动芯片1的右边沿平齐。

第一组件区100包括第一驱动通道组110和第二驱动通道组120，第一驱动通道组110和第二驱动通道组120呈对称分布，第一驱动通道组110和第二驱动通道组120分别包括相同数量的驱动通道300。于一实施例中，第一驱动通道组110包括8个驱动通道300，第二驱动通道组120也包括8个驱动通道300，第一驱动通道组110中的驱动通道300和第二驱动通道组120中的驱动通道300呈左右对称分布。

第二组件区200设置有模拟地焊盘210(AVSS PAD)，模拟地焊盘210通过金属线400与第一组件区100中驱动通道300的衬底150连接。于一实施例中，衬底150为P衬底。第二组件区200还设置有模拟电源焊盘220(AVDD PAD)，于一实施例中，模拟地焊盘210和模拟电源焊盘220均靠近第二组件区200的上边沿设置，位于第一驱动通道组110和第二驱动通道组120的对称轴线附近。于一实施例中，金属线400的数量为偶数，金属线400呈对称分布。

如图2所示，其为本申请一实施例的LED驱动电路的示意图。驱动芯片1包括：第一组件区100和第二组件区200，第一组件区100包括对称设置的第一驱动通道组110和第二驱动通道组120，第一驱动通道组110和第二驱动通道组120分别包括相同数量的驱动通道300。

驱动通道300包括：共源器件模块310、共栅器件模块320、静电防护模块330、运放模块340和消隐模块350，共源器件模块310设置在驱动芯片1上，靠近第一驱动通道组110和第二驱动通道组120的对称轴线，共栅器件模块320与共源器件模块310相邻，静电防护模块330与共栅器件模块320相邻，运放模块340与静电防护模块330相邻，消隐模块350与运放模块340相邻，消隐模块350设置在驱动芯片1的边缘。

共源器件模块310设置在第一驱动通道组110和第二驱动通道组120的对称轴线附近，第一驱动通道组110的共源器件模块310与第二驱动通道组120的共源器件模块310相邻。

于一实施例中，共源器件模块310可以设置在驱动芯片1的中间位置，在第一驱动通道组110中，驱动通道300的共源器件模块310、共栅器件模块320、静电防护模块330、运放模块340和消隐模块350从右往左依次排布，在第二驱动通道组120中，驱动通道300的共源器件模块310、共栅器件模块320、静电防护模块330、运放模块340和消隐模块350从左往右依次排布。

在第一组件区100中，将所有驱动通道300布局在一起，并且将驱动通道300中对失配影响最大的共源器件模块310都放置在驱动芯片1的中间位置，可以有效减少器件失配，提高各驱动通道300间的输出电流匹配精度，获得良好的电流一致性。

第一组件区100还包括多个输出端焊盘130(OUT PAD)，每个输出端焊盘130与每个驱动通道300对应，输出端焊盘130设置在对应的驱动通道300的共栅器件模块320和静电防护模块330的相邻处，于一实施例中，第一驱动通道组110和第二驱动通道组120分别包括8个驱动通道300，则第一组件区100包括16个输出端焊盘130。

第一组件区100还包括多个功率地焊盘140(OVSS PAD)，每个功率地焊盘140对应四个驱动通道300，功率地焊盘140设置在第一驱动通道组110和第二驱动通道组120的对称轴线上。于一实施例中，第一驱动通道组110和第二驱动通道组120分别包括8个驱动通道300，则第一组件区100包括4个功率地焊盘140。

第二组件区200的模拟地焊盘210通过金属线400与第一组件区100中驱动通道300的衬底150连接。金属线400包括：第一金属线410、第二金属线420、第三金属线430和第四金属线440，其中，第一金属线410分布在第一驱动通道组110的输出端焊盘130的左侧，第二金属线420分布在功率地焊盘140和第一驱动通道组110的输出端焊盘130之间，第一金属线410和第二金属线420用于连接第一驱动通道组110的衬底150，第三金属线430分布在功率地焊盘140和第二驱动通道组120的输出端焊盘130之间，第四金属线440分布在第二驱动通道组120的输出端焊盘130的右侧，第三金属线430和第四金属线440用于连接第二驱动通道组120的衬底150。

在第一组件区100中，每个驱动通道300的工作电流一般为几毫安至几十毫安，现有技术中，将驱动通道300的衬底150连接功率地焊盘140，驱动通道300中的电流源在显示数据的控制下，不停切换开关状态，会在功率地焊盘140上引起很大的噪声，导致整个驱动芯片1的衬底电位有很大的噪声，进而影响第二组件区200模拟共用部分的性能，同时内部噪声也是引起器件失配的原因之一。

而在本申请中，第二组件区200的模拟地焊盘210通过金属线400分别与每个驱动通道300的衬底150连接，金属线400直接引入地电位至第一组件区100的衬底150接触部分，有效减少了驱动芯片1的内部噪声。

于一实施例中，驱动芯片1的版图结构可以适用于LED显示驱动的共阳产品，也可以适用于LED显示驱动的共阴产品。

于一实施例中，共源器件模块310包括第一场效应晶体管311，共栅器件模块320包括第二场效应晶体管321，运放模块340包括放大器341。静电防护模块330包括ESD器件(Electro-Static Discharge，静电阻抗器)。

如图3所示，其为本申请一实施例的驱动通道300中恒流源电路的示意图，该电路中包括：第一场效应晶体管311、第二场效应晶体管321和放大器341。第一场效应晶体管311和第二场效应晶体管321均为NMOS管(N-Metal-Oxide-Semiconductor，N型金属氧化物半导体)。

第一场效应晶体管311的源极接地，第一场效应晶体管311的栅极连接第一电压输入端，第一场效应晶体管311的漏极连接第二场效应晶体管321的源极，第二场效应晶体管321的漏极连接电路输出端，第二场效应晶体管321的栅极连接放大器341的输出端，放大器341的第一输入端连接第二电压输入端，放大器341的第二输入端连接第二场效应晶体管321的源极。

在LED显示屏等LED显示装置中，由PWM恒流源驱动芯片提供恒定的驱动电流，LED显示装置的显示灰度等于PWM信号中包含的灰度时钟GCLK的个数，因此各个驱动通道的驱动电流的精度会影响最终显示效果。在上述恒流源电路中，电流精度主要取决于第一场效应晶体管311的失调电压，以及放大器341的失调电压。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。以上仅为本申请的优选实施例而已，仅用于说明本申请的技术方案，并不用于限制本申请。对于本技术领域的普通技术人员而言，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种LED驱动电路，其特征在于，包括：

第一组件区，所述第一组件区包括第一驱动通道组和第二驱动通道组，所述第一驱动通道组和所述第二驱动通道组呈对称分布，所述第一驱动通道组和所述第二驱动通道组分别包括相同数量的驱动通道；

第二组件区，所述第二组件区设置有模拟地焊盘，所述模拟地焊盘通过金属线与所述驱动通道的衬底连接。

2.根据权利要求1所述的LED驱动电路，其特征在于，所述驱动通道包括：

共源器件模块，靠近所述第一驱动通道组和所述第二驱动通道组的对称轴线设置；

共栅器件模块，与所述共源器件模块相邻；

静电防护模块，与所述共栅器件模块相邻；

运放模块，与所述静电防护模块相邻；

消隐模块，与所述运放模块相邻，设置在驱动芯片的边缘。

3.根据权利要求2所述的LED驱动电路，其特征在于，所述第一组件区还包括：

多个输出端焊盘，每个所述输出端焊盘与每个所述驱动通道对应，设置在所述共栅器件模块与所述静电防护模块的相邻处。

4.根据权利要求3所述的LED驱动电路，其特征在于，所述第一组件区还包括：

多个功率地焊盘，每个所述输出端焊盘对应四个所述驱动通道，设置在所述第一驱动通道组和所述第二驱动通道组的对称轴线上。

5.根据权利要求1所述的LED驱动电路，其特征在于，所述金属线的数量为偶数，所述金属线呈对称分布。

6.根据权利要求4所述的LED驱动电路，其特征在于，所述金属线包括：

第一金属线，分布在所述第一驱动通道组的所述输出端焊盘的左侧，连接所述第一驱动通道组的衬底；

第二金属线，分布在所述第一驱动通道组的所述输出端焊盘和所述功率地焊盘之间，连接所述第一驱动通道组的衬底；

第三金属线，分布在所述第二驱动通道组的所述输出端焊盘和所述功率地焊盘之间，连接所述第二驱动通道组的衬底；

第四金属线，分布在所述第二驱动通道组的所述输出端焊盘的右侧，连接所述第二驱动通道组的衬底。

7.根据权利要求2所述的LED驱动电路，其特征在于，所述共源器件模块包括第一场效应晶体管，共栅器件模块包括第二场效应晶体管，所述运放模块包括放大器。

8.根据权利要求7所述的LED驱动电路，其特征在于，所述第一场效应晶体管的源极接地，所述第一场效应晶体管的栅极连接第一电压输入端，所述第一场效应晶体管的漏极连接所述第二场效应晶体管的源极，所述第二场效应晶体管的漏极连接电路输出端，所述第二场效应晶体管的栅极连接所述放大器的输出端，所述放大器的第一输入端连接第二电压输入端，所述放大器的第二输入端连接所述第二场效应晶体管的源极。

9.根据权利要求7所述的LED驱动电路，其特征在于，所述第一场效应晶体管和所述第二场效应晶体管均为NMOS管。

10.根据权利要求1所述的LED驱动电路，其特征在于，所述第一驱动通道组和所述第二驱动通道组分别包括8个所述驱动通道。

Images