CN213986638U - 一种基于数字滤波技术的高频接地阻抗测试分析仪 - Google Patents

Abstract

本实用新型涉及防雷接地技术领域，公开了一种基于数字滤波技术的高频接地阻抗测试分析仪，包括单片机控制器、FPGA模块、数模转换器、功率放大电路、电压调理电路、电流调理电路、程控放大器、有源低通滤波器、50HZ陷波器、高速模数转换器以及电源模块。FPGA模块包括DDS正弦信号发生器和带通数字滤波器。与现有技术相比，本实用新型通过电路产生10V左右、10Hz~1MHz连续的正弦波信号，施加于被测接地体，模拟不同频率信号下，接地体对于雷电波所呈现的阻抗特性，同时通过取样电路，获取信号并采用数字滤波器滤除不确定干扰，提高不同频率下的阻抗、相位差、电阻、电抗值的测试精度和可靠性、稳定性。

Description

一种基于数字滤波技术的高频接地阻抗测试分析仪

技术领域

本实用新型涉及防雷接地领域，特别涉及一种基于数字滤波技术的高频接地阻抗测试分析仪。

背景技术

随着科学技术的发展，各种电子设备不断普及应用，因自然界雷电所造成各种电子设备损坏的几率明显上升。当闪电脉冲在某一地点，对大地或其上突出物体放电时，在此放电范围内的接地体，如果不能即刻泄放雷电流电荷，有可能造成电子设备损坏。常规的放雷措施，在用电设备电源端并联不同防护等级的电涌保护器，各种拦截雷电闪击的接闪杆、接闪带、接闪线、接闪网、以及各种金属构件，通过以上各种防御措施，通过金属体将雷电流地引入流散于大地中。

参考中华人民共和国国家标准，GB50057-2010《建筑物防雷设计规范》、GB50343-2012《建筑物电子信息系统防雷设计规范》中，对雷电流的雷击参数定义(详见文章后附图1～7)，其能量释放频率范围在1Hz～1MHz之间，现有的各种工频接地阻抗测试仪，不能全面反映接地体，在遭遇雷电流冲击状态下所呈现的阻抗特性。其阻抗越大，释放雷电流时间越长，越容易造成电子设备损坏，从有效保护设备来说，了解接地体在相应的频带范围内释放能量的能力是相当必要的。

针对各种接地体在1Hz～1MHz频率范围的阻抗特性，进行测量分析，便于发现问题，并对接地体进行针对性完善，防隐患于未然。

然而常规高频接地阻抗测试仪，首先其基于运放的滤波电路只能针对特定频率的干扰信号进行滤波，对于通信塔杆等应用场合存在的不确定频率的干扰信号不能有效滤除，导致检测的精度较差。其次，在进行电阻、电抗计算时需要测量电压、电流相位差，现有方案大多采用波形变换法，将正弦波变换成方波，对电压、电流方波的边沿采用控制器定时法确定，测试信号频率较高时(1MHz)，波形变换电路会带来较大的延时，同时受控制器计数器时钟频率限制，相位的检测精度也很低。

实用新型内容

实用新型目的：针对现有技术中存在的问题，本实用新型提供一种基于数字滤波技术的高频接地阻抗测试分析仪，采用高速FPGA+高速ADC方案进行信号采样，在FPGA中利用数字带通滤波算法，实现信号滤波，在处理器中对滤波后的电压、电流信号进行有效值和相位差计算，实现高精度的测量，使得仪器具有高性能、高可靠性和强适应能力；在FPGA中采用直接数字合成技术(DDS)+高速DAC方案实现正弦信号输出，提高了系统的数字化集成度。

技术方案：本实用新型提供了一种基于数字滤波技术的高频接地阻抗测试分析仪，包括单片机控制器、FPGA模块、数模转换器、功率放大电路、电压调理电路、电流调理电路、程控放大器、有源低通滤波器、50HZ陷波器、高速模数转换器以及电源模块；所述FPGA模块包括DDS正弦信号发生器和带通数字滤波器，所述单片机控制器分别与所述DDS正弦信号发生器、带通数字滤波器连接，所述DDS正弦信号发生器与所述数模转换器输入端连接，所述数模转换器与所述功率放大电路输入端连接，所述功率放大电路分别与外接端子C和外接端子E连接；外接端子E与电流调理电路连接；外接端子P1与外接端子P2分别与电压调理电力连接；所述电流调理电路、电压调理电路均与所述程控放大器输入端连接，所述程控放大器输出端与有源低通滤波器连接，所述有源低通滤波器与所述50HZ陷波器连接，所述50HZ陷波器与所述高速模数转换器连接，所述高速模数转换器与所述带通数字滤波器连接，所述电源模块与上述各模块连接，为其供电。

进一步地，所述外接端子C与电流极连接。

进一步地，所述外接端子P1与电压极连接。

进一步地，所述外接端子P2与外接端子E并联后连接于被测接地体。

进一步地，所述有源低通滤波器为二阶有源低通滤波器，其频率为2MHz。

进一步地，还包括存储设备与工业触摸屏，所述单片机控制器与所述存储设备、工业触摸屏均连接。

有益效果：

由于雷电波本身为微秒级脉冲信号，发生的时间无法预知，不容易实时测量，本实用新型通过电路产生10V左右、10Hz～1MHz连续的正弦波信号，施加于被测接地体，模拟不同频率信号下，接地体对于雷电波所呈现的阻抗特性，同时通过本仪器取样电路，获取信号并采用数字滤波器滤除不确定干扰，提高不同频率下的阻抗、相位差、电阻、电抗值的测试精度和可靠性、稳定性。本高频接地阻抗测试分析仪适用于测量分析接地杆塔、通讯铁塔以及与防雷有关的通讯设施、建筑物等各种接地系统的阻抗、电阻、电抗状况，便于对接地装置的状况评估和预防性(例行)检测。

附图说明

图1为基于数字滤波技术的高频接地阻抗测试分析仪结构框图；

图2为本实用新型FPGA模块的DDS正弦信号发生器基本原理框图；

图3为本实用新型带通数字滤波器的二阶数字滤波器内部结构示意图；

图4为本实用新型输入信号为80KHz时经数字滤波器滤波后的波形图；

图5为本实用新型输入信号为100KHz时经数字滤波器滤波后的波形图；

图6为本实用新型FPGA模块中的相位差计算原理图。

具体实施方式

下面结合附图对本实用新型进行详细的介绍。

参见附图1至附图6，本实用新型公开了一种基于数字滤波技术的高频接地阻抗测试分析仪，包括单片机控制器、FPGA模块、数模转换器、功率放大电路、电压调理电路、电流调理电路、程控放大器、有源低通滤波器、50HZ陷波器、高速模数转换器以及电源模块。FPGA模块包括DDS正弦信号发生器和带通数字滤波器，单片机控制器分别与DDS正弦信号发生器、带通数字滤波器连接，DDS正弦信号发生器与数模转换器输入端连接，数模转换器与功率放大电路输入端连接，功率放大电路分别与外接端子C和外接端子E连接；外接端子E与电流调理电路连接；外接端子P1与外接端子P2分别与电压调理电路连接；电流调理电路、电压调理电路均与程控放大器输入端连接，程控放大器输出端与有源低通滤波器连接，有源低通滤波器与50HZ陷波器连接，50HZ陷波器与高速模数转换器连接，高速模数转换器与带通数字滤波器连接，电源模块与上述各模块连接，为其供电。

外接端子C与电流极连接，外接端子P1与电压极连接。外接端子P2与外接端子E并联后连接于被测接地体。有源低通滤波器为二阶有源低通滤波器，其截止频率为2MHz。

高频接地阻抗测试分析仪该还包括存储设备与工业触摸屏，单片机控制器与存储设备、工业触摸屏均连接。

该高频接地阻抗测试分析仪采用彩色触摸屏，电源模块采用锂电池供电，操作简单方便、测试速度快，复测性好、读数直观。仪器内部可存储1024条历史测量数据，并且可以通过USB接口，以CSV格式导出到存储设备(本实施方式中存储设备为U盘)，便于下载到PC机上查看。

本实施方式中，单片机控制器控制FPGA模块产生10Hz～1MHz的正弦测试信号，经功率放大电路输出后，与外接端子C、外接端子E连接，施加于接地体，用于测试分析接地体，在不同频率下所呈现的阻抗特性。外接端子P1和外接端子P2，用于采集外接端子C、外接单子E施加在接地体与电流极回路中，不同频率的输出信号，在接地体与电压极之间产生的电压信号，由此外接端子P1、外接端子P2输入到高频电压采集调理通道，同时，电流信号经过仪器内部采样，输入到高频电流采集调理通道，最后，信号经过FPGA模块数字滤波和单片机控制器处理，送到工业触摸屏及存储设备电路。

本实施方式中的FPGA模块中的数字滤波技术参见如下：

DDS是以数控振荡器的方式产生频率、相位和幅度可控制的信号波形。电路结构包括基准时钟、相位累加器、幅度/相位转换电路(波形存储器)、DA转换器(DAC)和低通滤波器，参见图2。图中N为累加器位数，W和L分别为波形存储器地址位数、正弦值二进制位数。当采样周期为T_c＝1/f_c时，输出的信号频率为：

f_o＝F_cw·f_c/2^N

式中，F_cw是频率控制字，由单片机控制器根据工业触摸屏设定的测试频率计算并发送给FPGA模块的DDS正弦信号发生器模块。当F_cw＝1时，DDS输出频率最小，定义为DDS的频率分辨率f_omin＝f_c/2^N。根据Nyquist准则，DDS允许输出最高频率为f_omax＝f_c/2。实际系统中，波形存储器地址位数W每增加1位，能改善杂散约6dB，但是增大W意味着存储器容量将以2的整数幂的速度增加。

正弦值二进制位数L越大，信噪比SNR就越大，但L的值受限于现有存储器位数(一般为16bits)。考虑到实际需求，频率分辨率和相位分辨率都不高，因此，这里W取10，L取12(决定DAC位数)，f_c＝100MHz，N取26，则频率分辨率f_omin＝f_c/2^N＝1.5Hz。

带通数字滤波器：数字滤波器设计借助MATLAB滤波器设计工具箱FDA来完成。

以测试频率100KHz为例，图4、图5分别给出了80KHz、100KHz输入信号时经滤波器滤波后的波形图。

本实用新型中设置数字滤波器为带通滤波器，切比雪夫2型，通频带(90-110KHz)截止频率(80KHz，120KHz)处衰减40dB，采样率100倍频10MHz。设计结果为10阶，可由5个二阶滤波器级联构成。其第一级二阶数字滤波器内部结构如图3所示。

对比图4和图5可以看出，输入信号80KHz时，信号幅值衰减到小于0.01，而100KHz时，信号幅值无衰减。滤波效果很好，可以有效滤掉除测试信号频率外地其他频率的干扰信号。

相位差计算：图5可以看出，测试信号经数字滤波后有一定的相移，但对电压和电流都存在，计算相位差时影响微乎其微。图6给出了相位差计算方法。

如图6所示，电压电流采样经过数字滤波后为离散正弦信号，电压和电流各10个周期，1000个点采样数据存储在共计2000个存储单元中。单片机控制器先判断出电压和电流的过零变负点(电压和电流各10个)前后2个采样点[电压：(m,m+1)、电流：(n,n+1)]，然后采用近似线性化方法及等比三角形精确计算出过零点的时刻(m+x、n+y)，以第一个过零点为例：

则相位差为：

采样点间隔3.6度。将电压、电流10个相位差求平均值，可进一步减小误差。

整个高频接地阻抗特性分析仪的工作原理如下：

由工业触摸屏通过串口下发设定测试频率和启动等相关命令给单片机控制器，由单片机控制器将频率值发送给FPGA模块中DDS正弦信号发生器，结合数模转换器(DAC)生产对应频率的正弦信号，并经功率放大电路放大后输出到被测对象。电压、电流反馈信号经电压、电流调理电路(阻抗匹配、固定放大)、程控放大器、二阶有源低通滤波器、50Hz陷波器处理后送入高速模数转换器(ADC)，FPGA模块收到单片机控制器的采样命令后，控制ADC实现高速采样，调用数字滤波模块(带通数字滤波器)并进行实时滤波后，数据保存在FPGA模块内部RAM中。数字滤波算法执行完成后停止采样，并将滤波后的电压、电流数据(10个正弦周期，每周期采样100个点)通过I/O口传送给单片机控制器。单片机控制器收到数据后执行有效值计算、相位差计算、阻抗、电阻、电抗计算等程序模块，并将计算结果通过串口发送到工业触摸屏显示。一个完整的测试流程结束，进行下一个频率点的输出测试流程，全部结束后，工业触摸屏给出结束提示，并显示阻抗、电阻、电抗数据及曲线。

上述实施方式只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所做的等效变换或修饰，都应涵盖在本实用新型的保护范围之内。

Claims (6)

1.一种基于数字滤波技术的高频接地阻抗测试分析仪，其特征在于，包括单片机控制器、FPGA模块、数模转换器、功率放大电路、电压调理电路、电流调理电路、程控放大器、有源低通滤波器、50HZ陷波器、高速模数转换器以及电源模块；所述FPGA模块包括DDS正弦信号发生器和带通数字滤波器，所述单片机控制器分别与所述DDS正弦信号发生器、带通数字滤波器连接，所述DDS正弦信号发生器与所述数模转换器输入端连接，所述数模转换器与所述功率放大电路输入端连接，所述功率放大电路分别与外接端子C和外接端子E连接；外接端子E与电流调理电路连接；外接端子P1与外接端子P2分别与电压调理电路连接；所述电流调理电路、电压调理电路均与所述程控放大器输入端连接，所述程控放大器输出端与有源低通滤波器连接，所述有源低通滤波器与所述50HZ陷波器连接，所述50HZ陷波器与所述高速模数转换器连接，所述高速模数转换器与所述带通数字滤波器连接，所述电源模块与上述各模块连接，为其供电。

2.根据权利要求1所述的一种基于数字滤波技术的高频接地阻抗测试分析仪，其特征在于，所述外接端子C与电流极连接。

3.根据权利要求1所述的一种基于数字滤波技术的高频接地阻抗测试分析仪，其特征在于，所述外接端子P1与电压极连接。

4.根据权利要求1所述的一种基于数字滤波技术的高频接地阻抗测试分析仪，其特征在于，所述外接端子P2与外接端子E并联后连接于被测接地体。

5.根据权利要求1所述的一种基于数字滤波技术的高频接地阻抗测试分析仪，其特征在于，所述有源低通滤波器为二阶有源低通滤波器，其截止频率为2MHz。

6.根据权利要求1至5任一所述的一种基于数字滤波技术的高频接地阻抗测试分析仪，其特征在于，还包括存储设备与工业触摸屏，所述单片机控制器与所述存储设备、工业触摸屏均连接。

Images