CN213817735U - 一种窄带高速跳频源 - Google Patents

Abstract

本实用新型提供了一种窄带高速跳频源，包括跳频源外壳、设置在跳频源外壳的跳频源电路、射频信号输入接口、射频信号输出接口、第一矩形连接器以及第二矩形连接器，跳频源电路包括频综电路单元、电源电路单元以及控制电路单元，频综电路单元包括依次连接的参考电路、电源、功分电路、混频器、倍频器以及滤波放大器，频综电路单元还包括DDS电路，参考电路的输入端连接射频信号输入接口，滤波放大电路的输出端所述射频信号输出接口，DDS电路的输入端连接功分电路，DDS电路的输出端连接混频器，电源电路单元分别连接控制电路单元以及频综电路单元，频综单元连接控制电路单元；本实用新型结构简单、体积小、能够高速跳频且相噪低。

Description

一种窄带高速跳频源

技术领域

本实用新型涉及微波通信技术领域，具体而言，涉及一种窄带高速跳频源。

背景技术

随着通信、雷达、电子对抗领域的发展，对频率合成器的相位噪声、杂散和变频速度以及频率宽度提出了更高的要求。在现代战争中，电子侦察和电子对抗越来越受到人们的高度重视，为提高截获概率，并对截获信号的载频、脉冲调制等信息进行分析，复制，进而进行有效的干扰，超宽带、快速跳频、高分辨率、高杂波抑制和低相位噪声的频率合成器是电子侦察和电子对抗系统所期望的。目前常见的宽带跳频源主要沿用传统设计均不能同时满足快速跳频、小步进以及小型化、低功耗的要求。

实用新型内容

本实用新型的目的在于提供一种窄带高速跳频源，其能够快速跳频且相噪低体积小，广泛应用于微波系统配套。

本实用新型的实施例通过以下技术方案实现：

一种窄带高速跳频源，包括跳频源外壳，设置在所述跳频源外壳内部的跳频源电路、射频信号输入接口以及射频信号输出接口，所述射频信号输入接口与所述射频信号输出接口分别设置在所述跳频源外壳的两侧，所述跳频源电路包括频综电路单元，所述频综电路单元包括依次连接的参考电路、点源、功分电路、混频器、倍频器以及滤波放大电路，所述频综电路单元还包括DDS电路，所述参考电路的输入端连接所述射频信号输入接口，所述滤波放大电路的输出端连接所述射频信号输出接口，所述DDS电路的输入端连接所述功分电路，所述DDS的输出端连接所述混频器。

优选地，所述跳频源电路还包括电源电路单元，所述电源电路单元与所述频综电路单元连接。

优选地，所述跳频源电路还包括控制电路单元，所述控制电路单元分别连接所述参考电路以及电源电路单元，所述参考电路为所述控制电路单元提供时钟频率。

优选地，所述控制电路单元还与所述频综电路单元连接，所述频综电路单元为所述控制电路单元传输BIT测试信号。

优选地，所述倍频器为二倍频器。

优选地，所述跳频源外壳的两侧还设置有第一矩形连接器以及第二矩形连接器，所述第一矩形连接器分别连接电源电路单元以及控制电路单元，所述第二矩形连接器连接所述第一矩形连接器。

优选地，所述第一矩形连接器包括有与所述电源电路单元连接的AGND引脚与第一电源引脚。

优选地，所述第一矩形连接器还包括有与所述控制电路单元连接的TRIGGER引脚、BIT引脚、EN引脚、DATA引脚、CLK引脚以及DGND引脚。

优选地，所述第一矩形连接器还包括有与所述第二矩形连接器连接的第二电源引脚以及功控引脚。

优选地，所述第一矩形连接器的型号为J63A-2U2-021-161-00。

本实用新型实施例的技术方案至少具有如下优点和有益效果：

1.本实用新型通过DDS电路能够快速跳频为中频信号，再通过混频器生成快速跳频的基带信号，跳频速度快，且相噪较低；

2.本实用新型结构简单、体积小、生产成本低；

本实用新型设计合理、结构简单，实用性强。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本实用新型的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本实用新型实施例1提供的窄带高速跳频源的原理框图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本实用新型的描述中，需要说明的是，若出现术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

在本实用新型的描述中，还需要说明的是，除非另有明确的规定和限定，若出现术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

实施例1

如图1所示，一种窄带高速跳频源，包括跳频源外壳，设置在跳频源外壳内部的跳频源电路、射频信号输入接口以及射频信号输出接口，射频信号输入接口与射频信号输出接口分别设置在跳频源外壳的两侧，跳频源电路包括频综电路单元，频综电路单元包括依次连接的参考电路、点源、功分电路、混频器、倍频器以及滤波放大电路，频综电路单元还包括DDS电路，参考电路的输入端连接射频信号输入接口，滤波放大电路的输出端连接射频信号输出接口，DDS电路的输入端连接功分电路，DDS的输出端连接混频器。

从射频信号输入接口中输入特定频率的射频信号，射频信号通过参考电路为点源提供参考频率，使得点源生成一具有设定频率的信号，功分器对点源进行功率分配，形成两路点源信号分别进入DDS电路与混频器中，DDS电路对一路点源信号合成，快速跳频为中频信号并输入混频器中，另一路点源信号直接输入混频器中，混频器将中频信号与另一路点源信号进行混频，得到基带信号，基带信号经过倍频器进行倍频放大再经过滤波放大电路，得到低相噪的基带信号，并通过射频信号发射接口进行发射。

跳频源电路还包括电源电路单元，电源电路单元与频综电路单元连接。电源电路单元为频综电路单元供电。

跳频源电路还包括控制电路单元，控制电路单元采用FPGA实现，控制电路单元分别连接参考电路以及电源电路单元，参考电路为控制电路单元提供时钟频率。单元电路单元还为控制电路单元供电，控制电路单元接收参考电路传输的时钟频率为参考时钟频率，参考时钟频率经控制电路单元内部的锁相环倍频到高倍频率，倍频后的高倍频率为控制电路单元的工作频率。

控制电路单元还与频综电路单元连接，频综电路单元为控制电路单元传输BIT测试信号。控制电路单元为频综电路单元做机内测试。

倍频器为二倍频器。

跳频源外壳的两侧还设置有第一矩形连接器以及第二矩形连接器，第一矩形连接器分别连接电源电路单元以及控制电路单元，第二矩形连接器连接第一矩形连接器。

第一矩形连接器包括有与电源电路单元连接的AGND引脚与第一电源引脚。电源电路单元通过AGND引脚与第一电源引脚进行充电。

第一矩形连接器还包括有与控制电路单元连接的TRIGGER引脚、BIT引脚、EN引脚、DATA引脚、CLK引脚以及DGND引脚。TRIGGER引脚为触发器引脚，外界通过TRIGGER引脚进行触发控制电路单元，控制电路单元通过BIT引脚向外界传输BIT测试信号，外界通过DATA引脚向控制电路单元传输数据，通过CLK引脚向控制电路单元提供时钟信号，EN引脚为使能引脚。

第一矩形连接器还包括有与第二矩形连接器连接的第二电源引脚以及功控引脚。第一矩形连接器与第二矩形连接器通过第二电源引脚电连接，并且第一矩形连接器通过功控引脚对第二矩形连接器进行功能控制。

第一矩形连接器的型号为J63A-2U2-021-161-00。

第二矩形连接器的型号为NMR-S209-PY-UJC1。

以上仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种窄带高速跳频源，其特征在于，包括跳频源外壳，设置在所述跳频源外壳内部的跳频源电路、射频信号输入接口以及射频信号输出接口，所述射频信号输入接口与所述射频信号输出接口分别设置在所述跳频源外壳的两侧，所述跳频源电路包括频综电路单元，所述频综电路单元包括依次连接的参考电路、点源、功分电路、混频器、倍频器以及滤波放大电路，所述频综电路单元还包括DDS电路，所述参考电路的输入端连接所述射频信号输入接口，所述滤波放大电路的输出端连接所述射频信号输出接口，所述DDS电路的输入端连接所述功分电路，所述DDS的输出端连接所述混频器。

2.根据权利要求1所述的窄带高速跳频源，其特征在于，所述跳频源电路还包括电源电路单元，所述电源电路单元与所述频综电路单元连接。

3.根据权利要求2所述的窄带高速跳频源，其特征在于，所述跳频源电路还包括控制电路单元，所述控制电路单元分别连接所述参考电路以及电源电路单元，所述参考电路为所述控制电路单元提供时钟频率。

4.根据权利要求3所述的窄带高速跳频源，其特征在于，所述控制电路单元还与所述频综电路单元连接，所述频综电路单元为所述控制电路单元传输BIT测试信号。

5.根据权利要求1所述的窄带高速跳频源，其特征在于，所述倍频器为二倍频器。

6.根据权利要求3所述的窄带高速跳频源，其特征在于，所述跳频源外壳的两侧还设置有第一矩形连接器以及第二矩形连接器，所述第一矩形连接器分别连接电源电路单元以及控制电路单元，所述第二矩形连接器连接所述第一矩形连接器。

7.根据权利要求6所述的窄带高速跳频源，其特征在于，所述第一矩形连接器包括有与所述电源电路单元连接的AGND引脚与第一电源引脚。

8.根据权利要求6所述的窄带高速跳频源，其特征在于，所述第一矩形连接器还包括有与所述控制电路单元连接的TRIGGER引脚、BIT引脚、EN引脚、DATA引脚、CLK引脚以及DGND引脚。

9.根据权利要求6所述的窄带高速跳频源，其特征在于，所述第一矩形连接器还包括有与所述第二矩形连接器连接的第二电源引脚以及功控引脚。

10.根据权利要求6所述的窄带高速跳频源，其特征在于，所述第一矩形连接器的型号为J63A-2U2-021-161-00。

Images