CN213780956U - 一种Modbus总线双通道冗余通信模块 - Google Patents
一种Modbus总线双通道冗余通信模块 Download PDFInfo
- Publication number
- CN213780956U CN213780956U CN202120075112.9U CN202120075112U CN213780956U CN 213780956 U CN213780956 U CN 213780956U CN 202120075112 U CN202120075112 U CN 202120075112U CN 213780956 U CN213780956 U CN 213780956U
- Authority
- CN
- China
- Prior art keywords
- circuit
- backup
- master
- output
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本实用新型提供了一种Modbus总线双通道冗余通信模块,包括同时上电运行的主份电路和备份电路,二者的输入端接入同一个数据输入输出电路,默认状态下主份电路处于通信工作状态,其中的中心控制CPU单元在系统主站与总线之间进行信息传输,高速光耦隔离单元将CPU的数字信号与外部总线传输的信号进行隔离,其与主份差分转换单元共同分成两路、完成半双工通信的输入和输出差分转换;此时备份电路处于加电热备份状态,并周期性监测主份电路的工作状态,在接收到主份电路工作异常信号时启动、切换成通信工作模式。该模块可以在系统出现故障时实现不停机无扰动切换备用单元,同时不影响主要生产单元的工作,加强系统工作的可靠性和容错性能。
Description
技术领域
本实用新型属于自动化技术领域,特别涉及一种Modbus总线双通道冗余通信模块。
背景技术
Modbus总线是在工业控制领域中应用的一种通用语言,遵循此协议的各种控制器、不同种类传感器、不同终端设备之间,可以通过不同的工业传输线缆、连在同一个传输网络中进行集中监控。它具有通信速率高、建造成本低、可扩展性强的特点,能将设备集中控制与各分散终端的通信有机结合起来。然而,一旦通信过程中出现故障,就必须切换其他工作模块或进行检修,此时系统必须停机,会对通信造成干扰、导致不能持续工作,从而影响生产效率。
实用新型内容
为了解决上述技术问题,本实用新型提供了一种Modbus总线双通道冗余通信模块。
本实用新型具体技术方案如下:
本实用新型提供了一种包括同时上电运行并与系统主站通信的主份电路和备份电路,所述主份电路和所述备份电路接入同一个数据输入输出电路,默认状态下所述主份电路处于通信工作状态,接收所述系统主站的控制和查询指令、并将设备状态和数据信息反馈给所述系统主站,所述备份电路处于加电热备份状态、并通过接收所述主份电路的工作信号周期性监测所述主份电路的工作状态,在接收到所述主份电路工作异常信号时启动、切换成通信工作模式;所述主份电路和所述备份电路均分成两路进行信号的输入和输出。
进一步地,所述主份电路包括依次连接的主份中心控制CPU单元、主份高速光耦隔离单元以及主份差分转换单元,所述备份电路包括依次连接的备份中心控制CPU单元、备份高速光耦隔离单元以及备份差分转换单元,所述主份电路与所述备份电路共用同一个电路电源供电单元;所述主份中心控制CPU单元和所述备份中心控制CPU单元用于在所述系统主站与Modbus总线之间进行信息传输,所述主份高速光耦隔离单元和所述备份高速光耦隔离单元用于将CPU的数字信号与外部总线传输的信号进行隔离,所述主份差分转换单元和所述备份差分转换单元用于完成半双工通信的输入信号和输出信号的差分转换。
进一步地,所述主份高速光耦隔离单元和所述备份高速光耦隔离单元均包含一路输入光耦隔离电路和一路输出光耦隔离电路、分别对输入信号和输出信号进行光耦隔离;所述主份差分转换单元与所述备份差分转换单元均包含一路输入转换电路和一路输出转换电路,所述输入转换电路的输入端连接所述输入光耦隔离电路的输出端、对所述输入光耦隔离电路的输入信号进行差分转换,所述输出转换电路的输出端连接所述输出光耦隔离电路的输出端、对输出信号进行差分转换后传输给所述输出光耦隔离电路。
进一步地,所述输入光耦隔离电路包括第一光耦芯片、第一NPN 三极管以及第二NPN三极管,所述输入转换电路包括第一转换芯片,所述第一光耦芯片的NC引脚通过第一电阻连接所述第一NPN三极管的集电极、+I引脚通过第二电阻连接所述第一NPN三极管的集电极并接地、-I引脚与NC引脚并联、VO引脚连接所述第二NPN三极管的基极、VCC引脚通过第三电阻连接所述第二NPN三极管的基极并接地;所述第一NPN三极管的基极通过第四电阻接入所述主份中心控制CPU 单元或所述备份中心控制CPU单元的信号输出端、输出极接地并与基极之间并联有第一电容,所述第二NPN三极管的输出极接地、集电极连接所述第一转换芯片的D引脚并通过第五电阻接地;所述第一转换芯片的DE引脚连接所述主份中心控制CPU单元或所述备份中心控制 CPU单元的EN-TX接头;
所述输出光耦隔离电路包括第二光耦芯片、第三NPN三极管以及第四NPN三极管,所述输出转换电路包括第二转换芯片,所述第二光耦芯片的VO引脚连接所述第三NPN三极管的基极、VCC引脚通过第六电阻连接所述第三NPN三极管的基极并接地、GND引脚连接所述第三NPN三极管的发射极并接地、NC引脚通过第七电阻连接所述第四 NPN三极管的集电极、+I引脚通过第八电阻连接所述第四NPN三极管的集电极并接地、-I引脚与NC引脚并联;所述第三NPN三极管的集电极接入所述主份中心控制CPU单元的信号输入端、并分别通过并联的第九电阻和第二电容接地,所述第四NPN三极管的输出极接地并与基极之间并联有第三电容、基极连接所述第二转换芯片的R引脚并通过第十电阻接地;所述第一转换芯片的DE引脚连接所述主份中心控制 CPU单元或所述备份中心控制CPU单元的EN-RX接头。
进一步地,所述数据输入输出电路包括插接件J2,所述插接件包括接头1~7,其中接头1和2连接所述主份差分转换单元的输出端,接头5和6连接所述备份差分转换单元的输出端,接头3通过防雷保险管D10和电容C37串联接地,接头7通过防雷保险管D7和电容C33串联接地;
接头1依次串联有防雷保险管D13和瞬态抑制二极管D14,接头 2依次串联有防雷保险管D12和瞬态抑制二极管D11,所述瞬态抑制二极管D14的正极与所述瞬态抑制二极管D11的正极共同连接压敏电阻R45并接地,所述压敏电阻R45连接所述电容C37;接头5依次串联有防雷保险管D9和瞬态抑制二极管D5,接头6依次串联有防雷保险管D8和瞬态抑制二极管D4,所述瞬态抑制二极管D5的正极与所述瞬态抑制二极管D4的正极共同连接压敏电阻R35并接地,所述压敏电阻R45连接所述电容C33。
本实用新型的有益效果如下:本实用新型提供了一种Modbus总线双通道冗余通信模块,包括同时上电运行并与系统主站通信的主份电路和备份电路,二者的输入端接入同一个数据输入输出电路,默认状态下主份电路处于通信工作状态,其中的中心控制CPU单元在系统主站与Modbus总线之间进行信息传输,高速光耦隔离单元将CPU的数字信号与外部总线传输的信号进行隔离,以减少信号传输的干扰、提高通信可靠性,其与差分转换单元共同分成两路、从而完成半双工通信的输入和输出差分转换;此时备份电路处于加电热备份状态,并通过接收主份电路的工作信号周期性监测主份电路的工作状态,在接收到主份电路工作异常信号时启动、切换成通信工作模式。通过上述设计,可以保证系统出现故障时不停机运行,实现不停机无扰动切换备用单元,同时不影响主要生产单元的工作,加强系统工作的可靠性和容错性能,可有效减少生产成本、提高生产效率。
附图说明
图1为实施例所述的Modbus总线双通道冗余通信模块的结构示意图;
图2为实施例所述的Modbus总线双通道冗余通信模块中主份中心控制CPU单元的电路结构图;
图3为实施例所述的Modbus总线双通道冗余通信模块中主份电平差分转换单元的电路结构图;
图4为实施例所述的Modbus总线双通道冗余通信模块中备份中心控制CPU单元的电路结构图;
图5为实施例所述的Modbus总线双通道冗余通信模块中备份电平差分转换单元的电路结构图;
图6为实施例所述的Modbus总线双通道冗余通信模块中数据输入输出电路的电路结构图;
图7为实施例所述的Modbus总线双通道冗余通信模块中电路电源供电单元的电路结构图。
具体实施方式
下面结合附图和以下实施例对本实用新型作进一步详细说明。
实施例
如图1所示,本实用新型实施例提供了一种Modbus总线双通道冗余通信模块,包括同时上电运行并与系统主站通信的主份电路1和备份电路2,主份电路1和备份电路2接入同一个数据输入输出电路3,默认状态下主份电路1处于通信工作状态,接收系统主站的控制和查询指令、并将设备状态和数据信息反馈给系统主站,备份电路2处于加电热备份状态、并通过接收主份电路1的工作信号周期性监测主份电路1的工作状态,在接收到主份电路1工作异常信号时启动、切换成通信工作模式;主份电路1和备份电路2均分成两路进行信号的输入和输出。
主份电路1包括依次连接的主份中心控制CPU单元11(包括主控芯片U4,具体选用ATmega64A型号的微控制器)、主份高速光耦隔离单元12以及主份差分转换单元13,备份电路2包括依次连接的备份中心控制CPU单元21(包括主控芯片U12,具体选用ATmega64A型号的微控制器)、备份高速光耦隔离单元22以及备份差分转换单元23,主份电路1与备份电路2共用同一个电路电源供电单元4(包括电源芯片U3和U6,具体分别选用MC33063A和WRB2405CS-3W型号的电源芯片);主份中心控制CPU单元11和备份中心控制CPU单元21用于在系统主站与Modbus总线之间进行信息传输,主份高速光耦隔离单元12和备份高速光耦隔离单元22用于将CPU的数字信号与外部总线传输的信号进行隔离,主份差分转换单元13和备份差分转换单元23 用于完成半双工通信的输入信号和输出信号的差分转换。
具体实施时,主份高速光耦隔离单元12和备份高速光耦隔离单元 22均包含一路输入光耦隔离电路和一路输出光耦隔离电路、分别对输入信号和输出信号进行光耦隔离;主份差分转换单元13与备份差分转换单元23均包含一路输入转换电路和一路输出转换电路,输入转换电路的输入端连接输入光耦隔离电路的输出端、对输入光耦隔离电路的输入信号进行差分转换,输出转换电路的输出端连接输出光耦隔离电路的输出端、对输出信号进行差分转换后传输给输出光耦隔离电路。
主份电路1中,输入光耦隔离电路包括高速光耦U2(选用 HCPL0452型号的光耦芯片)、NPN三极管Q2(9018型号)以及NPN 三极管Q1(9018型号),输出转换电路包括转换芯片U1(选用 MAX485EESA型号的收发器),高速光耦U2的NC引脚通过电阻R8 (390Ω)连接NPN三极管Q2的集电极、+I引脚通过电阻R4(2kΩ) 连接NPN三极管Q2的集电极并接地、-I引脚与NC引脚并联、VO引脚连接NPN三极管Q1的基极、VCC引脚通过电阻R5(2kΩ)连接 NPN三极管Q1的基极并接地;NPN三极管Q2的基极通过电阻R1 (5.1kΩ)接入主份中心控制CPU单元11的信号输出端(U4的Mosbus TXD接头)、输出极接地并与基极之间并联有电容C1(390P/16V), NPN三极管Q1的输出极接地、集电极连接转换芯片U1的D引脚并通过电阻R6(2kΩ)接地;转换芯片U1的引脚5接地、引脚8通过电容 C2(104/16V)接地,DE引脚连接主份中心控制CPU单元11的EN-TX 接头,并输出A1-OUT和B1-OUT;
输出光耦隔离电路包括高速光耦U8(选用HCPL0452型号的光耦芯片)、NPN三极管Q4(9018型号)以及NPN三极管Q5(9018型号),输出转换电路包括转换芯片U7(选用MAX485EESA型号的收发器),高速光耦U8的VO引脚连接NPN三极管Q4的基极、VCC引脚通过电阻R20(2kΩ)连接NPN三极管Q4的基极并接地、GND引脚连接 NPN三极管Q4的发射极并接地、NC引脚通过电阻R17(390Ω)连接 NPN三极管Q5的集电极、+I引脚通过电阻R22(2kΩ)连接NPN三极管Q5的集电极并接地、-I引脚与NC引脚并联;NPN三极管Q4的集电极接入主份中心控制CPU单元11的信号输入端(U4的Modbus RXD接头)、并分别通过并联的电阻R18(1kΩ)和电容C16(470P/16V) 接地,NPN三极管Q5的输出极接地并与基极之间并联有电容C19(390P/16V)、基极连接转换芯片U7的R引脚并通过电阻R24(5.1kΩ) 接地;转换芯片U7的引脚5接地、引脚8通过电容C17(104/16V) 接地,的DE引脚连接主份中心控制CPU单元11的EN-RX接头,并输出A1-OUT和B1-OUT。
备份电路2中,输入光耦隔离电路包括高速光耦U11(选用 HCPL0452型号的光耦芯片)、NPN三极管Q8(9018型号)以及NPN 三极管Q7(9018型号),输出转换电路包括转换芯片U10(选用 MAX485EESA型号的收发器),高速光耦U11的NC引脚通过电阻R41 (390Ω)连接NPN三极管的集电极、+I引脚通过电阻R38(2kΩ)连接NPN三极管Q8的集电极并接地、-I引脚与NC引脚并联、VO引脚连接NPN三极管Q7的基极、VCC引脚通过电阻R39(2kΩ)连接NPN 三极管Q7的基极并接地;NPN三极管Q8的基极通过电阻R36(5.1kΩ) 接入备份中心控制CPU单元21的信号输出端(U12的Modbus TXD 接头)、输出极接地并与基极之间并联有电容C32(390P/16V),NPN 三极管Q7的输出极接地、集电极连接转换芯片U10的D引脚并通过电阻R40(2kΩ)接地;转换芯片U10的引脚5接地、引脚8通过电容 C34(0.1u/16V)接地,DE引脚连接主备份中心控制CPU单元21的 EN-TX接头,并输出A2-OUT和B2-OUT;
输出光耦隔离电路包括高速光耦U15(选用HCPL0452型号的光耦芯片)、NPN三极管Q10(9018型号)以及NPN三极管Q11(9018 型号),输出转换电路包括转换芯片U14(选用MAX485EESA型号的收发器),高速光耦U15的VO引脚连接NPN三极管Q10的基极、VCC 引脚通过电阻R49(2kΩ)连接NPN三极管Q10的基极并接地、GND 引脚连接NPN三极管Q10的发射极并接地、NC引脚通过电阻R46 (390Ω)连接NPN三极管Q11的集电极、+I引脚通过电阻R51(2kΩ) 连接NPN三极管Q11的集电极并接地、-I引脚与NC引脚并联;NPN 三极管Q10的集电极接入备份中心控制CPU单元21的信号输入端 (U12的Modbus RXD接头)、并分别通过并联的电阻R47(1kΩ)和电容C39(470P/16V)接地,NPN三极管Q11的输出极接地并与基极之间并联有电容C41(390P/16V)、基极连接转换芯片U14的R引脚并通过电阻R53(5.1kΩ)接地;转换芯片U14的引脚5接地、引脚8通过电容C17(104/16V)接地,DE引脚连接备份中心控制CPU单元21 的EN-RX接头,并输出A2-OUT和B2-OUT。
具体实施时,数据输入输出电路3包括插接件J2,插接件2包括接头1~7,其中接头1和2连接主份差分转换单元13的输出端,接头 5和6连接备份差分转换单元23的输出端,接头3通过防雷保险管D10 和电容C37串联接地,接头7通过防雷保险管D7和电容C33串联接地;
接头1依次串联有防雷保险管D13和瞬态抑制二极管D14,接头 2依次串联有防雷保险管D12和瞬态抑制二极管D11,瞬态抑制二极管D14的正极与瞬态抑制二极管D11的正极共同连接压敏电阻R45并接地,压敏电阻R45连接电容C37;接头5依次串联有防雷保险管D9和瞬态抑制二极管D5,接头6依次串联有防雷保险管D8和瞬态抑制二极管D4,瞬态抑制二极管D5的正极与瞬态抑制二极管D4的正极共同连接压敏电阻R35并接地,压敏电阻R45连接电容C33。
上述电路可以稳定电路电流和电压,防止雷击、浪涌等对通信设备造成损坏。
系统上电运行时,首先默认主份电路1启动工作,与系统主站进行通信和数据交互,接收主站的控制和查询指令、并将设备状态信息和数据信息反馈主站,从而保证系统的正常工作;此时,备份电路2 处于热备份工作状态,不直接参与通信,但以MASTER_RXD和MASTER_TXD信号作为联络信号、周期性监控主份电路1的工作状态。主份中心控制CPU单元11负责执行器主控单元与Modbus模块的通信,将系统主站的控制或查询指令转发给执行器主控单元,接收执行器主控单元返回的状态和数据信息,并上传给系统主站;主份高速光耦隔离单元12将CPU的数字信号与外部总线传输的信号进行隔离,以减少信号传输的干扰、提高通信可靠性,其与主份差分转换单元13 共同分成两路、从而完成半双工通信的输入和输出差分转换;输出的数据经数据线A1和B1上传到系统数据总线BUS上,供系统主站调用和监控。当联络信号显示主份电路工作状态异常时,备份电路2即启动通信工作模式,将Modbus信号切换到数据线A2和B2上传输。
通过上述设计,可以保证系统出现故障时不停机运行,实现不停机无扰动切换备用单元,同时不影响主要生产单元的工作,加强系统工作的可靠性和容错性能,可有效减少生产成本、提高生产效率。
本实用新型不局限于上述最佳实施方式,任何人在本实用新型的启示下都可得出其他各种形式的产品,但不论在其形状或结构上作任何变化,凡是具有与本申请相同或相近似的技术方案,均落在本实用新型的保护范围之内。
Claims (5)
1.一种Modbus总线双通道冗余通信模块,其特征在于,包括同时上电运行并与系统主站通信的主份电路(1)和备份电路(2),所述主份电路(1)和所述备份电路(2)接入同一个数据输入输出电路(3),默认状态下所述主份电路(1)处于通信工作状态,接收所述系统主站的控制和查询指令、并将设备状态和数据信息反馈给所述系统主站,所述备份电路(2)处于加电热备份状态、并通过接收所述主份电路(1)的工作信号周期性监测所述主份电路(1)的工作状态,在接收到所述主份电路(1)工作异常信号时启动、切换成通信工作模式;所述主份电路(1)和所述备份电路(2)均分成两路进行信号的输入和输出。
2.如权利要求1所述的Modbus总线双通道冗余通信模块,其特征在于,所述主份电路(1)包括依次连接的主份中心控制CPU单元(11)、主份高速光耦隔离单元(12)以及主份差分转换单元(13),所述备份电路(2)包括依次连接的备份中心控制CPU单元(21)、备份高速光耦隔离单元(22)以及备份差分转换单元(23),所述主份电路(1)与所述备份电路(2)共用同一个电路电源供电单元(4);所述主份中心控制CPU单元(11)和所述备份中心控制CPU单元(21)用于在所述系统主站与Modbus总线之间进行信息传输,所述主份高速光耦隔离单元(12)和所述备份高速光耦隔离单元(22)用于将CPU的数字信号与外部总线传输的信号进行隔离,所述主份差分转换单元(13)和所述备份差分转换单元(23)用于完成半双工通信的输入信号和输出信号的差分转换。
3.如权利要求2所述的Modbus总线双通道冗余通信模块,其特征在于,所述主份高速光耦隔离单元(12)和所述备份高速光耦隔离单元(22)均包含一路输入光耦隔离电路和一路输出光耦隔离电路、分别对输入信号和输出信号进行光耦隔离;所述主份差分转换单元(13)与所述备份差分转换单元(23)均包含一路输入转换电路和一路输出转换电路,所述输入转换电路的输入端连接所述输入光耦隔离电路的输出端、对所述输入光耦隔离电路的输入信号进行差分转换,所述输出转换电路的输出端连接所述输出光耦隔离电路的输出端、对输出信号进行差分转换后传输给所述输出光耦隔离电路。
4.如权利要求3所述的Modbus总线双通道冗余通信模块,其特征在于,所述输入光耦隔离电路包括第一光耦芯片、第一NPN三极管以及第二NPN三极管,所述输入转换电路包括第一转换芯片,所述第一光耦芯片的NC引脚通过第一电阻连接所述第一NPN三极管的集电极、+I引脚通过第二电阻连接所述第一NPN三极管的集电极并接地、-I引脚与NC引脚并联、VO引脚连接所述第二NPN三极管的基极、VCC引脚通过第三电阻连接所述第二NPN三极管的基极并接地;所述第一NPN三极管的基极通过第四电阻接入所述主份中心控制CPU单元(11)或所述备份中心控制CPU单元(21)的信号输出端、输出极接地并与基极之间并联有第一电容,所述第二NPN三极管的输出极接地、集电极连接所述第一转换芯片的D引脚并通过第五电阻接地;所述第一转换芯片的DE引脚连接所述主份中心控制CPU单元(11)或所述备份中心控制CPU单元(21)的EN-TX接头;
所述输出光耦隔离电路包括第二光耦芯片、第三NPN三极管以及第四NPN三极管,所述输出转换电路包括第二转换芯片,所述第二光耦芯片的VO引脚连接所述第三NPN三极管的基极、VCC引脚通过第六电阻连接所述第三NPN三极管的基极并接地、GND引脚连接所述第三NPN三极管的发射极并接地、NC引脚通过第七电阻连接所述第四NPN 三极管的集电极、+I引脚通过第八电阻连接所述第四NPN三极管的集电极并接地、-I引脚与NC引脚并联;所述第三NPN三极管的集电极接入所述主份中心控制CPU单元(11)的信号输入端、并分别通过并联的第九电阻和第二电容接地,所述第四NPN三极管的输出极接地并与基极之间并联有第三电容、基极连接所述第二转换芯片的R引脚并通过第十电阻接地;所述第一转换芯片的DE引脚连接所述主份中心控制CPU单元(11)或所述备份中心控制CPU单元(21)的EN-RX接头。
5.如权利要求2所述的Modbus总线双通道冗余通信模块,其特征在于,所述数据输入输出电路(3)包括插接件J2,所述插接件2包括接头1~7,其中接头1和2连接所述主份差分转换单元(13)的输出端,接头5和6连接所述备份差分转换单元(23)的输出端,接头3通过防雷保险管D10和电容C37串联接地,接头7通过防雷保险管D7和电容C33串联接地;
接头1依次串联有防雷保险管D13和瞬态抑制二极管D14,接头2依次串联有防雷保险管D12和瞬态抑制二极管D11,所述瞬态抑制二极管D14的正极与所述瞬态抑制二极管D11的正极共同连接压敏电阻R45并接地,所述压敏电阻R45连接所述电容C37;接头5依次串联有防雷保险管D9和瞬态抑制二极管D5,接头6依次串联有防雷保险管D8和瞬态抑制二极管D4,所述瞬态抑制二极管D5的正极与所述瞬态抑制二极管D4的正极共同连接压敏电阻R35并接地,所述压敏电阻R45连接所述电容C33。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120075112.9U CN213780956U (zh) | 2021-01-12 | 2021-01-12 | 一种Modbus总线双通道冗余通信模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120075112.9U CN213780956U (zh) | 2021-01-12 | 2021-01-12 | 一种Modbus总线双通道冗余通信模块 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN213780956U true CN213780956U (zh) | 2021-07-23 |
Family
ID=76901564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202120075112.9U Active CN213780956U (zh) | 2021-01-12 | 2021-01-12 | 一种Modbus总线双通道冗余通信模块 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN213780956U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114024646A (zh) * | 2021-10-27 | 2022-02-08 | 中航光电科技股份有限公司 | 可冗余互连的星载波分复用系统 |
-
2021
- 2021-01-12 CN CN202120075112.9U patent/CN213780956U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114024646A (zh) * | 2021-10-27 | 2022-02-08 | 中航光电科技股份有限公司 | 可冗余互连的星载波分复用系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101702694B (zh) | 机车互联网关和系统以及机车通信方法 | |
CN110445533B (zh) | 一种双冗余光纤以太网传输系统 | |
CN213780956U (zh) | 一种Modbus总线双通道冗余通信模块 | |
CN103822539A (zh) | 一种基于冗余架构的火箭地面测试控制系统 | |
CN102098196B (zh) | 刀片服务器的数据传输方法 | |
CN217767435U (zh) | 一种Profibus总线双通道冗余通信模块 | |
JP5601353B2 (ja) | ネットワーク管理システム | |
CN110247809B (zh) | 双环网控制系统的通信控制方法 | |
CN217469990U (zh) | 一种带通用通信接口的宽带载波通信网关装置 | |
CN110752743A (zh) | 一种用于海底观测网的高压直流电源模块系统 | |
CN105404140A (zh) | 基于专用cpu的冗余输出的数字量输出模块 | |
CN212811729U (zh) | 基于can通信的板内通信电路及装置 | |
CN209765328U (zh) | 一种基于EtherCAT工业级远程IO模块 | |
CN112929356A (zh) | 一种cclink协议转modbus协议的方法和系统 | |
CN111531832B (zh) | 注塑机械手 | |
CN105391611A (zh) | 基于fip通信的网络控制模块 | |
CN213210748U (zh) | Tvp-l2通用产品安全平台 | |
CN112596369B (zh) | 一种多机冗余的无缝切换系统及其方法 | |
CN219812164U (zh) | 一种冗余交换机 | |
CN218213868U (zh) | 一种多设备并行的通讯系统 | |
CN218957060U (zh) | 一种应用于dcs系统的32通道数字量输入模块 | |
CN216391046U (zh) | 一种带有旁路控制的远动通信隔离装置 | |
CN210724840U (zh) | 一种数字信号输入模块 | |
CN210954665U (zh) | 具有主备机切换功能的监控系统及其监控主机 | |
CN103809538A (zh) | 一种基于can总线的服务器电脑远程控制系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |