CN213342239U - 一种用于无人机侦测与干扰的信号处理模块 - Google Patents

Abstract

本实用新型提出了一种用于无人机侦测与干扰的信号处理模块，与系统指控计算机通信连接，并接受输入的中频IF信号，且输出中频RF信号，所述信号处理模块包括FPGA单元，还包括分别与FPGA单元连接的中频ADC单元、中频DAC单元、信号处理单元、时钟单元、ZYNQ单元；所述中频ADC单元包括一片接收两路输入的中频IF信号并与FPGA单元连接的双通道ADC模数转换器；所述中频DAC单元包括与FPGA单元连接并输出中频RF信号的三片DAC数模转换器；所述时钟单元还分别与中频ADC单元、中频DAC单元连接；所述ZYNQ单元与系统指控计算机通信连接；本实用新型通过软件无线电技术将侦测与干扰功能集于一体，侦测与干扰频段可扩展性强，便于侦测与干扰设备的小型化和便携化的实现。

Description

一种用于无人机侦测与干扰的信号处理模块

技术领域

本实用新型属于通信技术领域，具体地说，涉及一种用于无人机侦测与干扰的信号处理模块。

背景技术

近年来，随着无人机技术的变革和发展，无人机的研究和应用在国内外得到广泛关注，无人机以其小型化、智能化、大众化、多样化的特点，成为近年来发展最迅猛的新兴产业之一。自2014年以来，全球民用无人机市场呈现爆发式增长态势，随着无人机特别是民用无人机应用的不断增多，民用无人飞行器引发的控制事故与相关安全问题日益常态化，随着无人机的违规飞行对社会安全影响的日益增大，其对国家安全、社会稳定和人民生命财产安全构成严重威胁，为此无人机侦测、反制技术应运而生。

无人机侦测技术主要包括雷达侦测、无线电频谱侦测、光电侦测、声波侦测、电视广播侦测。其中无线电频谱侦测是通过对无人机在飞行过程中飞控系统和图传系统发射的遥控信号和图像传输信号进行截获、分析和处理，从而得到无人机信号的幅度、频率、带宽、调制方式等参数，这些参数就成为了该无人机的特征信息，实现无人机的侦测和识别。

无人机反制技术主要包括无线电干扰技术、网捕技术、硬毁伤技术、激光打击技术、高能微波打击技术、诱捕或控制链路破解技术。其中无线电干扰技术是通过对无人机定位系统或操控无线电信号进行干扰,使其失控迫降、悬停或者返航，采用无线电干扰技术是目前最快速有效且成本最低的技术手段。

目前国内外对无人机侦测和反制的设备大多为独立设备，多数大型反制装备操作复杂、对使用者的技术能力要求较高，迫切的需要一种集侦测与干扰为一体的设备。这种设备必须保证系统操作软件功能全面、界面友好、操作简单，体积小、重量轻、侦测与压制等多功能，能满足多种用途，实现多种战术的特点。

实用新型内容

本实用新型针对现有技术的上述需求，提出了一种用于无人机侦测与干扰的信号处理模块，所述信号处理模块作为侦测与干扰设备的重要组成部分，基于ZYNQ+FPGA+ADC+DAC的软件无线电思想架构，ZYNQ单元主要完成与系统的指控计算机通信、信号处理单元的数据交互，FPGA单元主要完成中频采样数据的接收、中心频率及带宽分析、接口控制单元的数据交互以及基带信号的产生，中频ADC单元实现2路中频信号的调理、采样和下变频，中频DAC单元实现基带信号上变频及数模转换输出。本实用新型通过软件无线电技术将侦测与干扰功能集于一体，侦测与干扰频段可扩展性强，便于侦测与干扰设备的小型化和便携化的实现。

本实用新型具体实现内容如下：

本实用新型提出了一种用于无人机侦测与干扰的信号处理模块，与系统指控计算机通信连接，并接受输入的中频IF信号，且输出中频RF信号，所述信号处理模块包括FPGA单元，还包括分别与FPGA单元连接的中频ADC单元、中频DAC单元、信号处理单元、时钟单元、ZYNQ单元；

所述中频ADC单元包括一片接收两路输入的中频IF信号并与FPGA单元连接的双通道ADC模数转换器；

所述中频DAC单元包括与FPGA单元连接并输出中频RF信号的三片DAC数模转换器；

所述时钟单元还分别与中频ADC单元、中频DAC单元连接；

所述ZYNQ单元与系统指控计算机通信连接；

还包括电源管理单元，所述电源管理单元分别与FPGA单元、ADC单元、中频DAC单元、信号处理单元、时钟单元、ZYNQ单元连接。

为了更好地实现本实用新型，进一步地，ADC模数转换器采用AD9680模数转换器，在AD9680模数转换器输入端连接两个变压器耦合单元，通过设置在输入端的变压器耦合单元接收两路输入的中频IF信号；

所述DAC数模转换器采用AD9161数模转换器，在三片所述AD9161数模转换器的输出端分别设置变压器耦合单元，通过设置在输出端的变压器耦合单元输出三路中频RF信号；

所述时钟单元包括连接在FPGA单元上的20MHz参考时钟，还包括两组分配时钟单元，一组所述分配时钟单元包括相互连接的100MHz VCXO参考时钟、PLL单元；两组所述PLL单元与FPGA单元连接，且一组PLL单元与AD9680模数转换器连接，另一组PLL单元与AD9161数模转换器连接。

为了更好地实现本实用新型，进一步地，所述PLL单元采用HM C7044芯片。

为了更好地实现本实用新型，进一步地，所述信号处理单元包括用作FPGA单元算法处理运行空间的4片512M字节、16bit的DDR3存储器；还包括1片256M字节、并挂载到FPGA单元的程序启动接口作为FPGA单元程序存储空间的NOR FLASH单元。

为了更好地实现本实用新型，进一步地，所述信号处理单元还包括用于JTAG调试的Buffer隔离单元和MDC1连接器，所述FPGA单元依次与Buffer隔离单元和MDC1连接器连接。

为了更好地实现本实用新型，进一步地，所述ZYNQ单元包括ZYNQ芯片，还包括与ZYNQ芯片依次连接的PHY芯片、变压器，并通过所述变压器与系统指控计算机通信连接。

为了更好地实现本实用新型，进一步地，所述ZYNQ单元还包括两片32M字节、挂载在ZYNQ芯片的FLASH控制器接口上且作为ZYNQ单元系统应用程序存储空间的NOR FLASH单元。

为了更好地实现本实用新型，进一步地，所述ZYNQ单元还包括一片64GB字节、挂载在ZYNQ芯片的SD卡控制器接口上并用作系统用户数据存储空间的EMMC存储器。

为了更好地实现本实用新型，进一步地，所述ZYNQ单元还包括一个1GB、32bit并挂载在ZYNQ芯片的DDR控制器接口用作系统运行内存使用提供软件的执行空间的DDR3存储器。

为了更好地实现本实用新型，进一步地，所述ZYNQ单元还包括MDC1连接器、Buffer隔离单元、第一RS232电平转换模块；所述ZYNQ芯片分别通过Buffer隔离单元和第一RS232电平转换模块与MDC1连接器连接；

所述ZYNQ单元还包括EMI单元、第二RS232电平转换模块；所述ZYNQ芯片通过EMI单元与功放接口连接，通过第二RS232电平转换模块与功放/温度接口连接。

本实用新型与现有技术相比具有以下优点及有益效果：

(1)将侦测与干扰功能集于一体，便于侦测与干扰设备的小型化和便携化实现；

(2)可同时侦测跟踪无人机飞控信号和图像传输信号，侦测速度快，便于早期预警及处置；

(3)可同时对无人机GPS导航信号、飞控信号和图像传输信号进行压制干扰，更有效的对恶意无人机进行反制；

(4)采用以太网与系统进行通信，便于通过网络接入指挥平台，在大型活动安保或其它重要事务中，可以整体调度指挥,形成系统化、网络化的防御体系，实现对安保空域的自动一体化无人机反制。

附图说明

图1为中频ADC单元与FPGA单元连接示意图；

图2为中频DAC单元与FPGA单元连接示意图；

图3为时钟单元模块示意图；

图4为信号处理单元与FPGA单元连接示意图；

图5为电源管理单元模块示意图；

图6为ZYNQ单元与FPGA单元连接示意图；

图7为中频DAC单元选用的AD9161数模转换器内部结构；

图8为中频ADC单元选用的AD9680模数转换器内部结构示意图；

图9为软件设计示意框图；

图10为侦测能力的系统示意框图；

图11为信号特征识别过程示意图。

具体实施方式

为了更清楚地说明本实用新型实施例的技术方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，应当理解，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例，因此不应被看作是对保护范围的限定。基于本实用新型中的实施例，本领域普通技术工作人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；也可以是直接相连，也可以是通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

实施例1：

本实用新型提出了一种用于无人机侦测与干扰的信号处理模块，如图1、图2、图3、图4、图5、图6、图7、图8所示，与系统指控计算机通信连接，并接受输入的中频IF信号，且输出中频RF信号，所述信号处理模块包括FPGA单元，还包括分别与FPGA单元连接的中频ADC单元、中频DAC单元、信号处理单元、时钟单元、ZYNQ单元；

所述中频ADC单元包括一片接收两路输入的中频IF信号并与FPGA单元连接的双通道ADC模数转换器；

所述中频DAC单元包括与FPGA单元连接并输出中频RF信号的三片DAC数模转换器；

所述时钟单元还分别与中频ADC单元、中频DAC单元连接；

所述ZYNQ单元与系统指控计算机通信连接；

还包括电源管理单元，所述电源管理单元分别与FPGA单元、ADC单元、中频DAC单元、信号处理单元、时钟单元、ZYNQ单元连接。设计采用电源时序管理，避免所有单元同时上电启动时，启动瞬间电流较大，可能造成电源模块过流保护

进一步地，ADC模数转换器采用AD9680模数转换器，在AD9680模数转换器输入端连接两个变压器耦合单元，通过设置在输入端的变压器耦合单元接收两路输入的中频IF信号；

所述DAC数模转换器采用AD9161数模转换器，在三片所述AD9161数模转换器的输出端分别设置变压器耦合单元，通过设置在输出端的变压器耦合单元输出三路中频RF信号；

所述时钟单元包括连接在FPGA单元上的20MHz参考时钟，还包括两组分配时钟单元，一组所述分配时钟单元包括相互连接的100MHz VCXO参考时钟、PLL单元；两组所述PLL单元与FPGA单元连接，且一组PLL单元与AD9680模数转换器连接，另一组PLL单元与AD9161数模转换器连接。

进一步地，所述PLL单元采用HM C7044芯片。

进一步地，所述信号处理单元包括用作FPGA单元算法处理运行空间的4片512M字节、16bit的DDR3存储器；还包括1片256M字节、并挂载到FPGA单元的程序启动接口作为FPGA单元程序存储空间的NOR FLASH单元。

进一步地，所述信号处理单元还包括用于JTAG调试的Buffer隔离单元和MDC1连接器，所述FPGA单元依次与Buffer隔离单元和MDC1连接器连接。

进一步地，所述ZYNQ单元包括ZYNQ芯片，还包括与ZYNQ芯片依次连接的PHY芯片、变压器，并通过所述变压器与系统指控计算机通信连接。

进一步地，所述ZYNQ单元还包括两片32M字节、挂载在ZYNQ芯片的FLASH控制器接口上且作为ZYNQ单元系统应用程序存储空间的NOR FLASH单元。

进一步地，所述ZYNQ单元还包括一片64GB字节、挂载在ZYNQ芯片的SD卡控制器接口上并用作系统用户数据存储空间的EMMC存储器。

进一步地，所述ZYNQ单元还包括一个1GB、32bit并挂载在ZYNQ芯片的DDR控制器接口用作系统运行内存使用提供软件的执行空间的DDR3存储器。

进一步地，所述ZYNQ单元还包括MDC1连接器、Buffer隔离单元、第一RS232电平转换模块；所述ZYNQ芯片分别通过Buffer隔离单元和第一RS232电平转换模块与MDC1连接器连接；

所述ZYNQ单元还包括EMI单元、第二RS232电平转换模块；所述ZYNQ芯片通过EMI单元与功放接口连接，通过第二RS232电平转换模块与功放/温度接口连接。

工作原理：本实用新型基于ZYNQ+FPGA+ADC+DAC的软件无线电思想架构，ZYNQ单元主要完成与系统的指控计算机通信、信号处理单元的数据交互，FPGA单元主要完成中频采样数据的接收、中心频率及带宽分析、接口控制单元的数据交互以及基带信号的产生，ADC单元实现2路中频信号的调理、采样和下变频，DAC单元实现基带信号上变频及数模转换输出；

采用JESD204B x4总线完成高速ADC和DAC的数据传输；

采用以太网技术完成与系统指控计算机通信；

采用Aurora x4总线完成ZYNQ和FPGA的数据传输。

对信号处理层面进行了如下设计：

1)设计采用一片PHY+变压器挂载到ZYNQ芯片的以太网控制器专用引脚上实现以太网通信；

2)设计采用两片32M字节的NOR FLASH，挂载到ZYNQ芯片FLASH控制器接口，作为系统应用程序存储空间；

3)设计采用1片64GB字节的EMMC存储器，挂载到ZYNQ芯片SD卡控制器接口，作为系统用户数据存储空间；

4)设计采用1GB，32bit DDR3存储器，挂载到ZYNQ芯片DDR控制器接口，作为系统运行内存使用，提供软件的执行空间；

5)设计采用1片256M字节的NOR FLASH，挂载到FPGA芯片的程序启动接口，作为FPGA的程序存储空间；

6)设计采用4片512MB，16bit DDR3存储器，共2GB，64bit DDR3存储器，挂载到FPGA的DDR控制器接口，作为侦测算法处理的运行空间；

7)设计采用1片双通道、14位、1GSPS模数转换器(ADC)，具有宽带宽输入特性，内部集成数字下变频器(DDC)，采样数据通过JESD204B x4总线接口输出至FPGA；

8)设计采用3片高性能11位数模转换器(DAC)，支持最高达6GSPS的数据速率。DAC内核基于一个四通道开关结构配合2倍插值滤波器，使DAC的有效更新速率在某些模式下高达12GSPS；

9)设计采用VCXO时钟、时钟分发芯片和锁相环完成模块中ADC、DAC、FPGA的时钟分配。

在上电后FPGA加载存放于FLASH中的固件并引导FPGA进行初始状态；通过SPI总线配置挂载在FPGA上的3片DAC、1片ADC以及PLL，初始化Aurora8B10B协议处理器，Aurora8B10B的速率设计为4X2.5Gbps，初始化JESD204B协议处理器，JESD204B的速率设计为4X2.5Gbps。

实施例2：

本实施例在上述实施例1的基础上，如图9所示，软件方面包括依次连接的FPGA程序、ZYNQ PL程序和ZYNQ PS程序；基于NOR FLASH引导ZYNQ，在上电后，ZYNQ自动读取存放于NOR FLASH中的BootLoader镜像并引导ZYNQ进行初始状态,对ZYNQ进行基本的初始化工作，并对其基本外设，包括DDR3存储器、串口控制台，以及网口等设备进行初始化工作，最后引导至Command Line命令行。

本实施例的其他部分与上述实施例1相同，故不再赘述。

实施例3：

本实施例在上述实施例1-2任一项的基础上，系统启动后，通过上位机配置工作模式，主要有自动模式(侦测和干扰自动进行)、半自动模式(侦测到目标后上传侦测结果至上位机由人工进行是否干扰)、侦测模式(只对目标进行侦测)、干扰模式(对覆盖区域进行不间断干扰)4种工作模式；配置工作频段，主要由L、S、C波段组合。

本实施例的其他部分与上述实施例1-2任一项相同，故不再赘述。

实施例4：

本实施例在上述实施例1-3任一项的基础上，如图10、图11所示，在侦测功能实现方面，首先利用ADC芯片内的DDC将频谱搬移到基带并分为2路100MHz的信号并同时送入FPGA，FPGA将信号分为两路，一路进入窄带信号侦收模块，一路进入信号存储模块。窄带信号侦收模块采用数字信道化处理方法，该方法是目前实现宽带数字侦察的最佳截获结构，具有全概率截获，高灵敏度，实时完成子带下变频及速率转换等优点，同时又易于与后端信号处理机匹配。窄带信号侦收模块将200MHz带宽分为1024个子信道，然后将信号进行信号特征分析，初步估计出带内信号的中心频率和带宽，然后由宽带多路信号捕获模块获取完整的基带信号，对该信号进行目标特征匹配及识别，主要采用传输频点、频谱带宽、跳频周期、前导码，再进行准确的信号参数分析，计算出传输频点(跳频)、频谱带宽、跳频周期。然后根据目标信号特征匹配干扰信号调制方式和输出方式。

在实现过程中使用基于多相滤波结构，通过对输入数据进行整数倍抽取和分相处理，再采用原型滤波器的各相系数对各抽取滤波器分别滤波，最后对分相滤波后的数据进行IFFT运算获得各子信道的输出。

分析信号中心频率和带宽的常规技术方法：对于每一路子信道输出使用FFT进行功率谱估计，根据功率谱密度的3dB带宽确定信号的带宽范围，即功率谱密度最大值下降3dB后曲线对应的频率范围，3dB带宽的中心对应的频率即为信号的中心频率。

为了提高信号估计的精度和准确度，我们基于信号Welch变换，计算信号功率谱来估计带宽。Welch功率谱估计是对功率谱直接估计法的改进。该方法通过分段计算信号功率谱，可以有效的起到平滑功率谱的作用。Welch变换首先将接收到的信号x(n)分成L段，每段的长度都为M，即数据长度N＝LM，对x(n)分段时，允许每一段的数据有交叠。

对宽带信号采集而言，采用常规FFT进行载频估计，在FFT点数受制于硬件条件，分析点数有限的情况下，估计精度并不高。采用CZT(Chirp Z-Transform)算法，则由于载频动态范围大，无法恰当的选择频率估计范围，估计精度也不理想。因此，结合实际需要，先采用常规FFT粗估，缩小频谱估计范围，再利用CZT进行进一步细化，以达到精确估计信号载频的目的。

另外，考虑到FFT“栅栏”效应，信号的实际频率通常位于FFT主瓣内两条最大谱线之间的位置，可进一步采用基于FFT幅度比值的插值算法，即Rife算法精确估计。

对于信号特征识别，首先将截获的通信信号需要经过预处理，以确定通信信号的调制类型、载频及码速率为基础稳态分类特征，利用时域、频域及时频域方法对调制类型、信号载频及码速率进行稳态特征提取，从而建立稳态特征分类库。其次，根据经稳态特征分类出来的信号，利用瞬时相位方差方法、递归图法以及基于高阶累积量的相位方差方法对稳态特征分类出来的通信信号进行起始点检测，从而实现对通信信号的进一步分类。然后，在通信辐射源信号特征分析与提取过程中，通常需将反映通信辐射源信号特征的测量值转换到特征空间。然而这个转换过程通常不是线性的，这就使得通信辐射源信号特征所在的特征通常为高维特征向量，主要表现为时频图像特征、高阶统计量特征以及高阶谱特征，并且这些特征向量在高阶特征空间中可能呈现交叠现象，从而导致分类器效率降低、分类概率降低。因此，利用时频图像特征分析与提取方法，通过选择维数少、复杂度低的时频图像特征，进一步提取截获的通信信号的高阶特征，从而形成瞬态特征分类库，用以提高分类器的分类效率，提高其分类识别概率。

最后，采用单一特征分类器与组合特征分类器相结合的分类器设计方法，提高设计的分类器的多特征向量的分类性能，从而提高通信辐射源信号的分类与识别能力。

本实施例的其他部分与上述实施例1-3任一项相同，故不再赘述。

实施例5：

本实施例在上述实施例1-4任一项的基础上，干扰功能实现：通过上位机配置干扰的起始频点、扫频步进、干扰样式等，干扰样式，主要有白噪声干扰、连续波线性扫频干扰、BPSK线性扫频干扰。信号处理模块根据配置信息加载相应的基带IQ数据，并将IQ数据通过JESD204B总线接口传输给DAC模块。

本实施例的其他部分与上述实施例1-4任一项相同，故不再赘述。

以上所述，仅是本实用新型的较佳实施例，并非对本实用新型做任何形式上的限制，凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本实用新型的保护范围之内。

Claims (10)

1.一种用于无人机侦测与干扰的信号处理模块，与系统指控计算机通信连接，并接受输入的中频IF信号，且输出中频RF信号，其特征在于，包括FPGA单元，还包括分别与FPGA单元连接的中频ADC单元、中频DAC单元、信号处理单元、时钟单元、ZYNQ单元；

所述中频ADC单元包括一片接收两路输入的中频IF信号并与FPGA单元连接的双通道ADC模数转换器；

所述中频DAC单元包括与FPGA单元连接并输出中频RF信号的三片DAC数模转换器；

所述时钟单元还分别与中频ADC单元、中频DAC单元连接；

所述ZYNQ单元与系统指控计算机通信连接；

还包括电源管理单元，所述电源管理单元分别与FPGA单元、ADC单元、中频DAC单元、信号处理单元、时钟单元、ZYNQ单元连接。

2.如权利要求1所述的一种用于无人机侦测与干扰的信号处理模块，其特征在于，ADC模数转换器采用AD9680模数转换器，在AD9680模数转换器输入端连接两个变压器耦合单元，通过设置在输入端的变压器耦合单元接收两路输入的中频IF信号；

所述DAC数模转换器采用AD9161数模转换器，在三片所述AD9161数模转换器的输出端分别设置变压器耦合单元，通过设置在输出端的变压器耦合单元输出三路中频RF信号；

所述时钟单元包括连接在FPGA单元上的20MHz参考时钟，还包括两组分配时钟单元，一组所述分配时钟单元包括相互连接的100MHz VCXO参考时钟、PLL单元；两组所述PLL单元与FPGA单元连接，且一组PLL单元与AD9680模数转换器连接，另一组PLL单元与AD9161数模转换器连接。

3.如权利要求2所述的一种用于无人机侦测与干扰的信号处理模块，其特征在于，所述PLL单元采用HM C7044芯片。

4.如权利要求1所述的一种用于无人机侦测与干扰的信号处理模块，其特征在于，所述信号处理单元包括用作FPGA单元算法处理运行空间的4片512M字节、16bit的DDR3存储器；还包括1片256M字节、并挂载到FPGA单元的程序启动接口作为FPGA单元程序存储空间的NORFLASH单元。

5.如权利要求4所述的一种用于无人机侦测与干扰的信号处理模块，其特征在于，所述信号处理单元还包括用于JTAG调试的Buffer隔离单元和MDC1连接器，所述FPGA单元依次与Buffer隔离单元和MDC1连接器连接。

6.如权利要求1所述的一种用于无人机侦测与干扰的信号处理模块，其特征在于，所述ZYNQ单元包括ZYNQ芯片，还包括与ZYNQ芯片依次连接的PHY芯片、变压器，并通过所述变压器与系统指控计算机通信连接。

7.如权利要求6所述的一种用于无人机侦测与干扰的信号处理模块，其特征在于，所述ZYNQ单元还包括两片32M字节、挂载在ZYNQ芯片的FLASH控制器接口上且作为ZYNQ单元系统应用程序存储空间的NOR FLASH单元。

8.如权利要求6所述的一种用于无人机侦测与干扰的信号处理模块，其特征在于，所述ZYNQ单元还包括一片64GB字节、挂载在ZYNQ芯片的SD卡控制器接口上并用作系统用户数据存储空间的EMMC存储器。

9.如权利要求6所述的一种用于无人机侦测与干扰的信号处理模块，其特征在于，所述ZYNQ单元还包括一个1GB、32bit并挂载在ZYNQ芯片的DDR控制器接口用作系统运行内存使用提供软件的执行空间的DDR3存储器。

10.如权利要求6所述的一种用于无人机侦测与干扰的信号处理模块，其特征在于，所述ZYNQ单元还包括MDC1连接器、Buffer隔离单元、第一RS232电平转换模块；所述ZYNQ芯片分别通过Buffer隔离单元和第一RS232电平转换模块与MDC1连接器连接；

所述ZYNQ单元还包括EMI单元、第二RS232电平转换模块；所述ZYNQ芯片通过EMI单元与功放接口连接，通过第二RS232电平转换模块与功放/温度接口连接。

Images