CN213275938U - 一种小型化雷达系统 - Google Patents

Abstract

本实用新型涉及雷达技术领域，特别涉及一种小型化雷达系统，包括电源模块、射频前端模块、系统时钟模块、多个收发模块和控制模块，系统时钟模块的多个时钟输出接口分别与控制模块、多个收发模块和射频前端模块的时钟输入接口电性连接，多个收发模块的前端接口均与射频前端模块的接收端电性连接，多个收发模块信号接收端均与控制模块的信号通讯端电性连接，控制模块产生调频连续波射频前端模块发射，射频信号在外界反射回来后经控制模块处理计算信号的相位差得到距离；如果被测目标移动，提取多普勒频移，计算被测目标的速度，两片收发芯片同时工作时，根据两路接收端之间的间距和接收到信号的相位差，可以计算出被测目标的角度。

Description

一种小型化雷达系统

技术领域

本实用新型涉及雷达技术领域，特别涉及一种小型化雷达系统。

背景技术

雷达是利用电磁波探测目标的电子设备。雷达发射电磁波对目标进行照射并接收其回波，由此获得目标至电磁波发射点的距离、距离变化率(径向速度)、方位、高度等信息。雷达的优点是白天黑夜均能探测远距离的目标，且不受雾、云和雨的阻挡，具有全天候、全天时的特点，并有一定的穿透能力。因此，它不仅成为军事上必不可少的电子装备，而且广泛应用于洪水监测、海冰监测、土壤湿度调查、森林资源清查、地质调查等方面。

现有技术中存在如下问题，随着雷达系统在我国的商用，该商用雷达设备的延伸应用越来越多。很多商用雷达不具同时测速、测距、测角的能力，并且系统电路复杂、设备体积大。导致商用雷达功能无法满足用户的需求，并且体积庞大，造成用户携带不便；再者如果满足用户所需的测速、测距、测角功能需求，价格也及其昂贵。

发明内容

为此，需要提供一种小型化雷达系统，解决了系统电路复杂，不具备同时测速、测距、测角的能力等问题。

为实现上述目的，本实用新型提供了一种小型化雷达系统，包括电源模块、射频前端模块、系统时钟模块、多个收发模块和控制模块，所述系统时钟模块与控制模块、多个收发模块和射频前端模块电性连接，所述系统时钟模块为控制模块、多个收发模块和射频前端模块提供参考时钟，所述多个收发模块与射频前端模块和控制模块电性连接，控制模块将射频信号经收发模块传输给射频前端模块，所述电源模块为射频前端模块、系统时钟模块、多个收发模块和控制模块提供电能。

进一步的，所述多个收发模块为两个，所述收发模块包括AD9361芯片，所述AD9361芯片设有发射端口和接收端口，所述发射端口包括端口T1和端口T2，所述接收端口包括端口R1和端口R2，所述端口T1、端口T2、端口R1和端口R2与射频前端模块电性连接。

进一步的，所述端口T1和端口T2的发射频率范围为47MHz-6GHz，所述端口R1和端口R2的接收频率范围为70MHz-6GHz。

进一步的，所述收发模块还包括变压器T10、电容C261、电容C263、电容C337、电容C338和电容C402，所述AD9361芯片的引脚A1与电容C261的一端电性连接，所述电容C261的另一端与变压器T10的引脚3电性连接，所述变压器T10的引脚4与电容C263的一端电性连接，所述电容C263的另一端与AD9361芯片的引脚A2电性连接，所述变压器T10的引脚1与电容C337、电容C402的一端电性连接，所述电容C337的另一端与电容C338的一端和射频前端模块电性连接，所述电容C338和电容C402的另一端接地，所述变压器T10的引脚2和引脚5接地。

进一步的，所述收发模块还包括变压器T9、电容C403、电容C404、电容C405、电容C408和电容C435，所述AD9361芯片的引脚A7与变压器T9的引脚3电性连接，所述变压器T9的引脚4与AD9361芯片的引脚A8电性连接，所述变压器T9的引脚1与电容C403、电容C405的一端电性连接，所述电容C403的另一端与电容C404的一端和射频前端模块电性连接，所述电容C404和电容C405的另一端接地，所述变压器T9的引脚2与电容C408、电容C435的一端和电源模块电性连接，所述电容C408、电容C435的另一端接地，所述变压器T9的引脚5接地。

进一步的，所述系统时钟模块包括LMK00105芯片、电阻R130、电阻R131、电阻R134、电阻R135、肖特基势垒二极管U54、电容C206和射频同轴连接器J3；

所述LMK00105芯片的引脚5与电阻R135的一端电性连接，所述电阻R135的另一端与控制模块电性连接；

所述LMK00105芯片的引脚15与电阻R134的一端电性连接，所述电阻R134的另一端与肖特基势垒二极管U54的引脚6和电容C206的一端电性连接，所述肖特基势垒二极管U54的引脚3与肖特基势垒二极管U54的引脚4电性连接，所述肖特基势垒二极管U54的引脚1与电阻R130的一端电性连接，所述肖特基势垒二极管U54的引脚2与电阻R131的一端电性连接，所述电阻R130和电阻R131的另一端接地，所述电容C206的另一端与射频同轴连接器J3的引脚1电性连接，所述射频同轴连接器J3的引脚2、引脚3、引脚4和引脚5接地。

进一步的，所述系统时钟模块还包括电阻R130、电阻R126-R129、电阻R132、电阻R133、肖特基势垒二极管U52和肖特基势垒二极管U52；

所述LMK00105芯片的引脚13与电阻R132的一端电性连接，所述电阻R132的另一端与肖特基势垒二极管U52的引脚6和一个AD9361芯片电性连接，所述肖特基势垒二极管U52的引脚3与肖特基势垒二极管U52的引脚4电性连接，所述肖特基势垒二极管U52的引脚1与电阻R126的一端电性连接，所述肖特基势垒二极管U52的引脚2与电阻R127的一端电性连接，所述电阻R126和电阻R127的另一端接地；

所述LMK00105芯片的引脚17与电阻R133的一端电性连接，所述电阻R133的另一端与肖特基势垒二极管U53的引脚6和另一个AD9361芯片电性连接，所述肖特基势垒二极管U53的引脚3与肖特基势垒二极管U53的引脚4电性连接，所述肖特基势垒二极管U53的引脚1与电阻R128的一端电性连接，所述肖特基势垒二极管U53的引脚2与电阻R129的一端电性连接，所述电阻R128和电阻R129的另一端接地。

进一步的，所述射频前端模块设有与端口T1、端口T2、端口R1和端口R2分别对应的第一SMA连接器、第二SMA连接器、第三SMA连接器和第四SMA连接器，所述第一SMA连接器和第二SMA连接器连接外部的发射装置，所述第三SMA连接器和第四SMA连接器连接外部的接收装置。

进一步的，控制模块包括FPGA芯片，所述FPGA芯片设有LVDS高速端口，所述LVDS高速端口与收发模块电性连接，所述FPGA芯片还设有串口、存储接口、JTAG接口、复位电路接口、I/O接口和LED接口。

进一步的，还包括MCU，所述MCU与控制模块电性连接。

区别于现有技术，上述技术方案具有以下有益效果：

控制模块产生调频连续波经过收发模块的发射端传递给射频前端模块，射频信号经射频前端模块连接的发射装置发射出去，射频信号在外界反射回来后经射频前端模块的接收装置传输给收发模块的接收端，最后射频信号经控制模块处理计算发射信号和接收信号的相位差，计算出目标距离；如果被测目标移动，产生多普勒效应，提取多普勒频移，可以计算出被测目标的速度；两个收发模块同时工作时，射频信号经一路发射端传输给射频前端模块的发射装置，反射回来的信号被射频前端的多个接收装置接收后分别传输给两收发芯片装置，经两个收发模块传输给控制模块，根据两个收发模块之间的间距和接收到信号的相位差，可以计算出被测目标的角度，做到同时测速、测距、测角且系统电路简单。

附图说明

图1为具体实施方式所述小型化雷达系统框图；

图2为具体实施方式所述小型化雷达系统FPGA芯片的电路原理图；

图3为具体实施方式所述小型化雷达系统LMK00105芯片的电路原理图；

图4为具体实施方式所述小型化雷达系统LMK00105芯片的部分电路原理图；

图5为具体实施方式所述小型化雷达系统AD9361芯片的电路原理图；

图6为具体实施方式所述小型化雷达系统AD9361芯片的虚线框部分电路原理图。

具体实施方式

为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。

请参阅图1-6，本实施例公开一种小型化雷达系统，包括射频前端模块、系统时钟模块、两个收发模块、控制模块、电源模块和MCU；系统时钟模块包括TI公司的LMK00105芯片；收发模块包括ADI公司的AD9361 RF Transceiver芯片；控制模块包括Altera公司的FPGA Cyclone V 5CEBA7F23芯片；电源模块为射频前端模块、系统时钟模块、多个收发模块和控制模块提供电能；MCU与FPGA芯片电性连接，系统中的MCU对AD9361 RF Transceiver芯片和LMK00105芯片进行初始化配置，以及作为用户的通信接口；AD9361芯片设有发射端口和接收端口，发射端口包括端口T1和端口T2，接收端口包括端口R1和端口R2；射频前端模块设有与端口T1、端口T2、端口R1、端口R2分别对应的第一SMA连接器、第二SMA连接器、第三SMA连接器和第四SMA连接器，第一SMA连接器和第二SMA连接器连接外部的发射装置，第三SMA连接器和第四SMA连接器连接外部的接收装置(图中为展示发射装置和接收装置)，SMA连接器是一种应用广泛的小型螺纹连接的同轴连接器，它具有频带宽、性能优、高可靠和寿命长的特点。

系统时钟模块还包括电阻R126-R135、肖特基势垒二极管U52-U54、电容C206和射频同轴连接器J3，LMK00105芯片的引脚5与电阻R135的一端电性连接，电阻R135的另一端与控制模块电性连接；

LMK00105芯片的引脚13与电阻R132的一端电性连接，电阻R132的另一端与肖特基势垒二极管U52的引脚6和一个AD9361芯片电性连接，肖特基势垒二极管U52的引脚3与肖特基势垒二极管U52的引脚4电性连接，肖特基势垒二极管U52的引脚1与电阻R126的一端电性连接，肖特基势垒二极管U52的引脚2与电阻R127的一端电性连接，电阻R126和电阻R127的另一端接地；

LMK00105芯片的引脚17与电阻R133的一端电性连接，电阻R133的另一端与肖特基势垒二极管U53的引脚6和另一个AD9361芯片电性连接，肖特基势垒二极管U53的引脚3与肖特基势垒二极管U53的引脚4电性连接，肖特基势垒二极管U53的引脚1与电阻R128的一端电性连接，肖特基势垒二极管U53的引脚2与电阻R129的一端电性连接，电阻R128和电阻R129的另一端接地；

LMK00105芯片的引脚15与电阻R134的一端电性连接，电阻R134的另一端与肖特基势垒二极管U54的引脚6和电容C206的一端电性连接，肖特基势垒二极管U54的引脚3与肖特基势垒二极管U54的引脚4电性连接，肖特基势垒二极管U54的引脚1与电阻R130的一端电性连接，肖特基势垒二极管U54的引脚2与电阻R131的一端电性连接，电阻R130和电阻R131的另一端接地，电容C206的另一端与射频同轴连接器J3的引脚1电性连接，射频同轴连接器J3的引脚2、引脚3、引脚4和引脚5接地。LMK00105芯片为射频前端模块、AD9361 RFTransceiver芯片和FPGA Cyclone V 5CEBA7F23芯片提供参考时钟。

AD9361 RF Transceiver芯片的端口T1和端口T2的发射频率范围为47MHz-6GHz，端口R1和端口R2的接收频率范围为70MHz-6GHz。收发模块还包括变压器T10、电容C261、电容C263、电容C337、电容C338和电容C402，AD9361芯片的引脚A1与电容C261的一端电性连接，电容C261的另一端与变压器T10的引脚3电性连接，变压器T10的引脚4与电容C263的一端电性连接，所述电容C263的另一端与AD9361芯片的引脚A2电性连接，变压器T10的引脚1与电容C337、电容C402的一端电性连接，电容C337的另一端与电容C338的一端和射频前端模块电性连接，电容C338和电容C402的另一端接地，变压器T10的引脚2和引脚5接地。

收发模块还包括变压器T9、电容C403、电容C404、电容C405、电容C408和电容C435，AD9361芯片的引脚A7与变压器T9的引脚3电性连接，变压器T9的引脚4与AD9361芯片的引脚A8电性连接，变压器T9的引脚1与电容C403、电容C405的一端电性连接，电容C403的另一端与电容C404的一端和射频前端模块电性连接，电容C404和电容C405的另一端接地，变压器T9的引脚2与电容C408、电容C435的一端和电源模块电性连接，电容C408、电容C435的另一端接地，变压器T9的引脚5接地。

FPGA Cyclone V 5CEBA7F23芯片设有LVDS高速端口，LVDS高速端口与两个AD9361芯片的信号接收端电性连接，FPGA芯片还设有串口、存储接口、JTAG接口、复位电路接口、I/O接口和LED接口。FPGA芯片的串口作为用户监控接口，查看系统状态、配置系统参数；FPGA芯片的存储接口，用于存储系统文件；FPGA芯片的JTAG接口，作为系统在线调试和下载程序的接口；FPGA芯片通过复位电路接口外接的复位电路，为系统提供全局复位功能；FPGA芯片的I/O接口，作为FPGA的对外扩展接口、测试接口或供用户作为扩展功能；FPGA芯片通过LED接口外接的LED电路，用来作为系统的工作状态指示。

在使用时，控制模块的FPGA芯片产生调频连续波经过AD9361 RF Transceiver芯片发射端口T1发射射频信号，射频信号经射频前端模块发射出去，射频信号在外界反射回来后经射频前端传输给AD9361 RF Transceiver芯片的接收端口R1，最后射频信号经FPGA芯片处理计算发射信号和接收信号的相位差，计算出目标距离；如果被测目标移动，产生多普勒效应，提取多普勒频移，可以计算出被测目标的速度，两片AD9361 RF Transceiver芯片同时工作时，射频信号经一路发射端传输给射频前端模块的发射装置，反射回来的信号被射频前端的多个接收装置接收后分别传输给两片AD9361 RF Transceiver芯片，经两个AD9361 RF Transceiver芯片传输给FPGA芯片，根据两路接收端之间的间距和接收到信号的相位差，可以计算出被测目标的角度。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括……”或“包含……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的要素。此外，在本文中，“大于”、“小于”、“超过”等理解为不包括本数；“以上”、“以下”、“以内”等理解为包括本数。

尽管已经对上述各实施例进行了描述，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改，所以以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利保护范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围之内。

Claims (10)

1.一种小型化雷达系统，其特征在于，包括电源模块、射频前端模块、系统时钟模块、多个收发模块和控制模块，所述系统时钟模块与控制模块、多个收发模块和射频前端模块电性连接，所述系统时钟模块为控制模块、多个收发模块和射频前端模块提供参考时钟，所述多个收发模块与射频前端模块和控制模块电性连接，控制模块将射频信号经收发模块传输给射频前端模块，所述电源模块为射频前端模块、系统时钟模块、多个收发模块和控制模块提供电能。

2.根据权利要求1所述雷达系统，其特征在于：所述多个收发模块为两个，所述收发模块包括AD9361芯片，所述AD9361芯片设有发射端口和接收端口，所述发射端口包括端口T1和端口T2，所述接收端口包括端口R1和端口R2，所述端口T1、端口T2、端口R1和端口R2与射频前端模块电性连接。

3.根据权利要求2所述雷达系统，其特征在于：所述端口T1和端口T2的发射频率范围为47MHz-6GHz，所述端口R1和端口R2的接收频率范围为70MHz-6GHz。

4.根据权利要求2所述雷达系统，其特征在于：所述收发模块还包括变压器T10、电容C261、电容C263、电容C337、电容C338和电容C402，所述AD9361芯片的引脚A1与电容C261的一端电性连接，所述电容C261的另一端与变压器T10的引脚3电性连接，所述变压器T10的引脚4与电容C263的一端电性连接，所述电容C263的另一端与AD9361芯片的引脚A2电性连接，所述变压器T10的引脚1与电容C337、电容C402的一端电性连接，所述电容C337的另一端与电容C338的一端和射频前端模块电性连接，所述电容C338和电容C402的另一端接地，所述变压器T10的引脚2和引脚5接地。

5.根据权利要求2所述雷达系统，其特征在于：所述收发模块还包括变压器T9、电容C403、电容C404、电容C405、电容C408和电容C435，所述AD9361芯片的引脚A7与变压器T9的引脚3电性连接，所述变压器T9的引脚4与AD9361芯片的引脚A8电性连接，所述变压器T9的引脚1与电容C403、电容C405的一端电性连接，所述电容C403的另一端与电容C404的一端和射频前端模块电性连接，所述电容C404和电容C405的另一端接地，所述变压器T9的引脚2与电容C408、电容C435的一端和电源模块电性连接，所述电容C408、电容C435的另一端接地，所述变压器T9的引脚5接地。

6.根据权利要求2所述雷达系统，其特征在于：所述系统时钟模块包括LMK00105芯片、电阻R130、电阻R131、电阻R134、电阻R135、肖特基势垒二极管U54、电容C206和射频同轴连接器J3；

所述LMK00105芯片的引脚5与电阻R135的一端电性连接，所述电阻R135的另一端与控制模块电性连接；

所述LMK00105芯片的引脚15与电阻R134的一端电性连接，所述电阻R134的另一端与肖特基势垒二极管U54的引脚6和电容C206的一端电性连接，所述肖特基势垒二极管U54的引脚3与肖特基势垒二极管U54的引脚4电性连接，所述肖特基势垒二极管U54的引脚1与电阻R130的一端电性连接，所述肖特基势垒二极管U54的引脚2与电阻R131的一端电性连接，所述电阻R130和电阻R131的另一端接地，所述电容C206的另一端与射频同轴连接器J3的引脚1电性连接，所述射频同轴连接器J3的引脚2、引脚3、引脚4和引脚5接地。

7.根据权利要求6所述雷达系统，其特征在于：所述系统时钟模块还包括电阻R130、电阻R126-R129、电阻R132、电阻R133、肖特基势垒二极管U52和肖特基势垒二极管U52；

所述LMK00105芯片的引脚13与电阻R132的一端电性连接，所述电阻R132的另一端与肖特基势垒二极管U52的引脚6和一个AD9361芯片电性连接，所述肖特基势垒二极管U52的引脚3与肖特基势垒二极管U52的引脚4电性连接，所述肖特基势垒二极管U52的引脚1与电阻R126的一端电性连接，所述肖特基势垒二极管U52的引脚2与电阻R127的一端电性连接，所述电阻R126和电阻R127的另一端接地；

所述LMK00105芯片的引脚17与电阻R133的一端电性连接，所述电阻R133的另一端与肖特基势垒二极管U53的引脚6和另一个AD9361芯片电性连接，所述肖特基势垒二极管U53的引脚3与肖特基势垒二极管U53的引脚4电性连接，所述肖特基势垒二极管U53的引脚1与电阻R128的一端电性连接，所述肖特基势垒二极管U53的引脚2与电阻R129的一端电性连接，所述电阻R128和电阻R129的另一端接地。

8.根据权利要求2所述雷达系统，其特征在于：所述射频前端模块设有与端口T1、端口T2、端口R1和端口R2分别对应的第一SMA连接器、第二SMA连接器、第三SMA连接器和第四SMA连接器，所述第一SMA连接器和第二SMA连接器连接外部的发射装置，所述第三SMA连接器和第四SMA连接器连接外部的接收装置。

9.根据权利要求1所述雷达系统，其特征在于：控制模块包括FPGA芯片，所述FPGA芯片设有LVDS高速端口，所述LVDS高速端口与收发模块电性连接，所述FPGA芯片还设有串口、存储接口、JTAG接口、复位电路接口、I/O接口和LED接口。

10.根据权利要求1所述雷达系统，其特征在于：还包括MCU，所述MCU与控制模块电性连接。

Images