CN213152017U

CN213152017U - 一种晶体滤波元件

Info

Publication number: CN213152017U
Application number: CN202021782555.3U
Authority: CN
Inventors: 姜全忠
Original assignee: Suzhou Aopu Haotong Electronic Technology Co ltd
Current assignee: Suzhou Aopu Haotong Electronic Technology Co ltd
Priority date: 2020-08-24
Filing date: 2020-08-24
Publication date: 2021-05-07
Anticipated expiration: 2030-08-24

Abstract

本实用新型公开了一种晶体滤波元件，包括多个体谐振器、第一输入端点、第二输入端点、第一输出端点和第二输出端点，多个体谐振器分为与两个输出端点有串联关系的第一体谐振器、与两个输出端点有并联关系的第二体谐振器两种，每个体谐振器包括基片、第一电极和第二电极，所述基片包括生长衬底和置于生长衬底上的晶体薄膜层，所述晶体薄膜层具有上表面和部分暴露于生长衬底外的下表面，各第一电极设置在晶体薄膜层相应的暴露的下表面，所述第二电极设置在晶体薄膜层的上表面，所述第一体谐振器具有至少两个，各第一体谐振器分布在同一个第一圆弧上，所述第一圆弧对应的晶体薄膜层的位置厚度相同。

Description

一种晶体滤波元件

技术领域

本实用新型涉及半导体技术领域，尤其是一种晶体滤波元件。

背景技术

现在的智能手机和WiFi等都有独特的射频(RF)信号接收系统。在这些信号接收系统中，微波滤波元件的作用是把所需的信号选取出来，因此是不可缺少的。使用薄晶体谐振器形成滤波元件已经有80多年的历史。近几年来，为了增加信息容量，信号传输频率逐渐增加。现在已经采用5G技术，频率在2GHz以上；并逐渐向毫米波过渡(频率在30GHz以上)，这些技术需要小型化、低损耗、高频率的宽带滤波器。

目前市场上适用于上述波段的产品是利用多晶AlN薄膜体声学体谐振器(FBAR，或薄膜体谐振器)形成的体声学波(BAW)滤波元件，如梯式滤波器(ladder filter，图8)和格式滤波器(lattice filter，图9)，它们有输人端(6、8)和输出端(7，8a)，在有些情况下，端点8、8a也叫地线。对于梯式滤波器，输入端点8和输出端点8a是相同的，因为它们都接到地线上。体谐振器1与输出端(7，8a)有串联关系，通常叫做串联谐振器(series resonator)；体谐振器2与输出端有并联关系，通常叫做并联谐振器(shunt resonator)。

多晶AlN薄膜有选择性的取向，即大部分AlN晶粒的C方向大致上与薄膜相垂直，具有一定的压电性，但是相当于单晶AlN薄膜，性能不够高。另一方面，为了提高工作频率到上述5G/毫米波波段，需要减薄多晶AlN薄膜的厚度，这样会造成压电系数降低，有效机电耦合系数(K² _eff)会降低。因此，为了实现高频运作和提高AlN薄膜体谐振器的性能和可靠性，如有效机电耦合系数，降低噪音等，可以使用单晶AlN薄膜体谐振器。

但是，使用单晶AlN薄膜体谐振器会有一系列问题，这些问题还没有被意识到或没有提出解决方案：①所有的串联体谐振器1应该具有相同的谐振频率，否则无法高效工作。但是，AlN及其类似的III-氮化物晶体薄膜如Ga_xAl_1-xN和Sc_xAl_1-xN等，是在高温(>1000℃)下、在SiC、Si和蓝宝石等生长衬底上，通过异质外延生长而形成的，如AlN/SiC和AlN/Si等。在生长过程和降温中都会造成应力，形成应力的因素包括异质外延晶格失配、生长过程中缺陷浓度的变化、热膨胀失配和加热衬底的方式等，应力在生长过程中将造成生长衬底翘起，单晶薄膜的厚度将变得不均匀，每个体谐振器1(FBAR)的谐振频率会出现差异，将无法构建高质量的梯式和格式滤波器；②为了形成电极，部分生长沉底需要被蚀刻，但是，可以容易蚀刻的衬底如SiC和Si等，通常是导电的，高阻SiC相当昂贵；③AlN的内应力可以降低有效机电耦合系数；④多晶体谐振器的AlN薄膜通常是直接沉积在下侧的金属电极上，基本上不存在FBAR连接方式的问题，对于单晶薄膜体谐振器，必须优化其连接方式，从而降低成本并容易封装。

实用新型内容

本实用新型所要解决的技术问题是针对上述现有技术存在的问题，提供一种晶体滤波元件，能提高效能。

本实用新型解决上述技术问题所采用的技术方案为：一种晶体滤波元件，包括多个体谐振器、第一输入端点、第二输入端点、第一输出端点和第二输出端点，多个体谐振器分为与两个输出端点有串联关系的第一体谐振器、与两个输出端点有并联关系的第二体谐振器两种，每个体谐振器包括基片、第一电极和第二电极，所述基片包括生长衬底和置于生长衬底上的晶体薄膜层，所述晶体薄膜层具有上表面和部分暴露于生长衬底外的下表面，各第一电极设置在晶体薄膜层相应的暴露的下表面，所述第二电极设置在晶体薄膜层的上表面，各体谐振器之间通过第一电极连线或第二电极连线连接，其特征在于：所述第一体谐振器具有至少两个，各第一体谐振器分布在同一个第一圆弧上，所述第一圆弧对应的晶体薄膜层的位置厚度相同。

进一步地，为使得第二体谐振器也具有相同的频率，提高滤波元件质量，所述第二体谐振器具有至少两个，各第二体谐振器分布在同一个第二圆弧上，所述第二圆弧对应的晶体薄膜层的位置厚度相同。

进一步地，为便于电连接各体谐振器，所述生长衬底通过蚀刻而使得晶体薄膜层的部分下表面暴露，所述生长衬底在蚀刻位置和底部形成表面，所述第一电极连线沿生长衬底的表面延伸、从而能够连接需要连接的第一电极。

进一步地，为避免第一电极连线和生长衬底之间漏电，同时增加第一电极连线与生长衬底的粘结，所述生长衬底的表面上设置有第一介质层，所述第一介质层延伸到晶体薄膜层和第一电极连线之间。

进一步地，为减少生长衬底对晶体滤波元件整体的影响，所述生长衬底的上表面包括高阻的材料层。

进一步地，为降低蚀刻成本，所述生长衬底的厚度不超过200微米。

进一步地，为避免使用空谐振器，减少用于连接基片两侧电极的电极连线，所述晶体滤波元件是梯式滤波器，在相邻的第一体谐振器和第一体谐振器、第一体谐振器和第二体谐振器、第二体谐振器和第二体谐振器之间，分别交替利用基片上侧的第二电极连线和下侧的第一电极连线进行连接，所述第二输入端点和第二输出端点为地线连接点、分别位于基片的上侧和下侧。

进一步地，为便于封装，当第一体谐振器的数量为偶数时，所述基片下侧仅有第二输出端点。

与现有技术相比，本实用新型的优点在于：将所有串联的体谐振器布置在同一个晶体薄膜厚度相同的圆弧上，谐振频率相同，能够提高晶体滤波元件质量；采用较薄的生长衬底来降低蚀刻成本，即使生长衬底由于较薄在生长过程中有较大的厚度不均匀性而容易翘起，通过将所有串联的体谐振器布置在同一厚度的圆弧上也能解决厚度不均的问题；合理设置地线连接点，使元件容易制作，可靠性高，容易封装。

附图说明

图1为本实用新型的晶体滤波元件的俯视图；

图2为本实用新型的晶体滤波元件的体谐振器元和空谐振器单元示意图；

图3-1～图3-7为晶体滤波元件制作过程示意图；

图4为本实用新型的第一个具体实施例的晶体滤波元件的俯视图；

图5为本实用新型的第一个具体实施例的晶体滤波元件的体谐振器单元示意图；

图6为本实用新型的第二个具体实施例的晶体滤波元件的俯视图；

图7为本实用新型的第二个具体实施例的晶体滤波元件的体谐振器单元示意图；

图8为现有技术的由薄膜体声学谐振器(FBAR)组成的体声学波(BAW)滤波元件(梯式滤波器)的电路示意图；

图9为现有技术的由薄膜体声学谐振器(FBAR)组成的体声学波(BAW)滤波元件(格式滤波器)的电路示意图。

具体实施方式

下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。

在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，由于本实用新型所公开的实施例可以按照不同的方向设置，所以这些表示方向的术语只是作为说明而不应视作为限制，比如“上”、“下”并不一定被限定为与重力方向相反或一致的方向。此外，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。

参见图1，一种晶体滤波元件，包括第一输入端点6、第二输入端点8、第一输出端点7、第二输出端点8a和晶体薄膜体声学谐振器(FBAR，以下称之为体谐振器)，第二输入端点8和第二输出端点8a可以接地线。

晶体滤波元件整体呈圆形轮廓，具有中心O。在具体实施时，一个4”基片上有多个这种晶体滤波元件。体谐振器包括第一体谐振器1和第二体谐振器2，四个第一体谐振器1串联在第一输入端点6和第一输出端点7之间，三个第二体谐振器2并联在第一输出端点7和第二输出端点8a之间。其中，四个串联的第一体谐振器1分布在以中心O为圆心、r₂为半径的第一圆弧10上，与两个输出端点整体构成串联关系，三个并联的第二体谐振器2分布在以中心O为圆心、r₁为半径的第二圆弧9上，与两个输出端点整体构成并联关系。优选的，串联的四个第一体谐振器1在周向上均匀分布，并联的三个第二体谐振器2在周向上均匀分布。

第一体谐振器1和第二体谐振器2的结构基本相同，从而减少制造成本。上述体谐振器的布置与现有的III-族氮化物晶体薄膜外延生长技术相关，例如在均匀加热和生长衬底自旋的情况下，沿第一圆弧10或第二圆弧9，薄膜厚度可以相同。第一体谐振器1和第二体谐振器2的谐振频率有差异，这个差异是可以控制的，除了使用晶体薄膜厚度的差异，也可以在第二电极16(将在下文描述)的上方加上一定厚度的介质层，对它们的谐振频率微调。

晶体滤波元件还包括空谐振器3，空谐振器3具有四个，三个串联在相邻的两个第一体谐振器1之间，另一个连接在最靠近第一输出端点7的第一体谐振器1和第一输出端点7之间，由此协助形成连接。并且空谐振器3位于以中心O为圆心、r₁为半径的第一圆弧10上。

参见图1和图2，图2中显示的为一个第一体谐振器1和相邻的空谐振器3的结构，第二体谐振器2与第一体谐振器1基本相同，为简化而没画出。每个体谐振器包括基片11，基片11包括晶体薄膜层13和生长衬底12，晶体薄膜层13外延生长在生长沉底12上。晶体薄膜层13具有上表面和下表面，通过对生长衬底12进行蚀刻，可使得晶体薄膜层13的下表面暴露在生长衬底12外。生长衬底12可以是SiC，Si，GaN，蓝宝石或AlN等，最好是上表面是高阻的，否则要采取一些措施，如下部蚀刻的面积要大。生长衬底12最好可以被液体或等离子体(ICP)有效地蚀刻。该晶体薄膜层13为III-族氮化物薄膜，如AlN，其压电系数较大。在III-族氮化物中，AlN是比较相对成熟的材料，可以在AIN中再掺杂Ga或者Sc。在AIN中加入Ga可以降低AIN在室温下的应力，同时会降低压电系数，但一般不要超过20％。而最为优选的为掺杂Sc，既可以降低在室温下的应力，同时不会降低压电系数。

晶体薄膜层13的上下两侧分别设置有第一电极17和第二电极16，通常第一电极17比第二电极16要大。晶体薄膜层13和两个电极构成体谐振器。第一电极17和第二电极16一般采用声学阻抗比较大的金属材料，如Mo、Cr等。Mo比较合适，但是一般比较难沉积；而Cr表面粘结度较好，利于沉积。第一体谐振器1和第二体谐振器2必须有显著不一样的频率，可以通过在它们二者之一的第二电极16上添加一层材料，如SiO₂，以改变其频率。在第一电极17的下侧设置有支撑层18，支撑层18可以包括声学反射镜，如W/SiO₂多层膜结构。

每个空谐振器3与相邻的第一体谐振器1共用生长衬底12，其具有与第一体谐振器1相同的第一电极17，此外还包括位于第一电极17之上的第三电极15，该结构与体谐振器的区别在于，空谐振器3的第三电极15和第一电极17之间不设置晶体薄膜层13，方便形成电极连接，而不需要增加制作成本，用于优化封装。同样的，第一电极17暴露在生长衬底12外。

各第一电极17之间通过第一电极连线5进行电连接。第一电极连线5优选的为金属制成。第一电极连线5沿着生产衬底12蚀刻后的表面20延伸，在生长衬底12的表面20和第一电极连线5之间设置有第一介质层19，以避免第一电极连线5和生长衬底12之间漏电，同时也可以增加第一电极连线5与生长衬底12的粘结。第一介质层19可以延伸到暴露的晶体薄膜层13的下表面，从而将第一电极17和生长衬底12分隔开。晶体薄膜层13除与生长衬底12接触的部分之外(上侧及周围)包覆有第二介质层14，第二质层14可以是PECVD(等离子体增强化学的气相沉积)生长的SiO₂或Si_xN。如果生长衬底12是SiC，可以先用等离子体氧化，形成一个SiO₂薄层，然后再沉积其它介电材料形成第一介质层19和第二介质层14。

谐振器组合形成滤波元件有两种基本形式：梯式(图8)和格式(图9)两种。尽管各有优缺点，但是一般最基本的要求之一是各第一体谐振器1必须要有一致的谐振频率。但是在本实施例的晶体薄膜层13(也称为外延薄膜)的生长过程中，很难保证晶体薄膜层13在整个生长衬底12上有很好的厚度均匀性，因此会造成谐振频率的变化。例如晶体薄膜层13的厚度在500纳米左右时，1纳米的薄膜厚度差异可能导致谐振频率的变化达20MHz。但是，在生长技术上(如MOVPE：有机金属化合物气相外延法)可以有效地控制晶体薄膜层13的厚度分布。例如，在单片生长的系统中，当生长衬底12的加热体的温度是均匀的，生长衬底12会翘起，象碗形状，这是生长沉底12的温度梯度所致。当生长衬底12旋转时，将保证在以生长衬底12中心O为圆心、半径为r₂的第一圆弧10上薄膜厚度相同，从而相应的第一体谐振器1可具有相同的频率，因此可以形成高质量的滤波元件。滤波元件之间可能会有频率差异，但是在实际应用中，可以在电路或接线中做调整。类似地，第二体谐振器2也可以在同一个厚度相同的第二圆弧9上。第一电极16、第三电极15分别通过相同的第二电极导线4与相邻的谐振器的电极或相邻的端点连接。位于两个第一体谐振器1之间的空谐振器3分别与相应的的一个第二体谐振器2连接(通过电极连线连接相应的电极)，实现第二体谐振器2的并联设置。

在图1中，第一输入端点6和第一体谐振器1之间、空谐振器3和第一体谐振器1之间、空谐振器3和第二体谐振器2之间、空谐振器3和第一输出端点7之间的实线表示第二电极连线4，空谐振器3和第一体谐振器1之间、第二体谐振器2和第二输出端点8a之间的虚线表示第一电极连线5。即第二电极连线4位于基片11的上侧，第一电极连线5位于基片11的下侧。

上述晶体滤波元件的制作过程，包括如下步骤：

1)提供基片11：参见图3-1，由上可知，基片11包括晶体薄膜层13和生长衬底12，生长衬底12不应太厚，如采用SiC，则其厚度不超过200微米；如采用Si，则其厚度不超过350微米；晶体薄膜层13外延生长在生长衬底12上；

2)除去部分所述生长衬底12：参见图3-2，由此，使得晶体薄膜层13的下表面部分暴露(暴露是指下表面没有生长衬底12覆盖)，与此同时生长衬底12在蚀刻位置和底部形成表面20；晶体薄膜层13的下表面暴露部分可以具有间隔的多处，该暴露的下表面的数量与第一体谐振器1、第二体谐振器2和空谐振器3的数量有关，并且位置确保第一体谐振器1所对应的暴露部分位于同一个第一圆弧10上(生长衬底12的中心为圆心，r₂为半径)，第二体谐振器2所对应的暴露部分位于同一个第二圆弧9上(生长衬底12的中心为圆心，r₁为半径)；在本实施例中，生长衬底12部分除去方法，优选的，为使用等离子体蚀刻(如SF₆+O₂)，SF₆对III-族氮化物蚀刻速率很小，但蚀刻SiC和Si的蚀刻速率都可达2微米/分；蚀刻时，需要先使用光刻和金属沉积形成蚀刻掩模，如Cr等，可以设定一个参考区域，使用光学方法检测剩余SiC或Si的厚度，因为薄Si片和SiC在红外或可见光区域是透明或半透明的，当所剩的生长衬底12很薄时，基片11的上表面也可以粘结到一个载体上，起到保护作用；

3)形成第一介质层19和第一电极17，蚀刻之后，参见图3-3，可以首先在生长衬底12所形成的表面20上形成第一介质层19，如果是Si衬底，形成第一介质层十分容易，如果是SiC衬底，先使用O₂等离子体氧化，然后再沉积第一介质层19；如果使用电子束蒸镀，可以让基片11倾斜地面对坩埚，也可以同时利用基片11的旋转，保证每个面都有介质沉积；最常见的第一介质层19的材料包括SiO₂和Si_xN；第一介质层19不仅起到绝缘的作用，同时也能增加金属与生长衬底12之间的粘结性；

然后，在晶体薄膜层13所暴露出的下表面上，形成第一电极17：可以采取电子束蒸镀或离子束溅射：这种方式通常包括光刻，可以使用较厚的负光刻胶；首先需要除去晶体薄膜层13下表面上的第一介质层19，然后在晶体薄膜层13重新暴露的下表面上沉积电极，如Cr或Mo等，从而形成第一电极17；也可以接着在第一电极17的下表面形成支撑层18，支撑层18包括声波反射镜，如Cr/SiO₂多层膜结构；同样，如果使用电子束蒸镀等，可以让基片11倾斜地面对坩埚，保证形成所需要的沉积，将各第一电极17通过第一电极连线5电连接，第一电极连线5贴附在第一介质层19远离生长衬底12的外侧延伸，第一电极17和第一电极连线5可以使用相同的金属薄膜；

4)对晶体薄膜层13进行台面腐蚀：参见图3-4，腐蚀的方法包括光刻、形成掩模和湿刻或干刻(ICP)；

5)形成第二介电层14：参见图3-5，晶体薄膜层13腐蚀后的上表面上，形成一层第二介质层14，可以使用PECVD(等离子体增强化学的气相沉积法)沉积SiO₂等，最好是旋涂液体氧化物(flowable oxide)，可以弱化上表面的台阶；

6))形成第二电极16：参见图3-6，可以采取电子束蒸镀或离子束溅射，通常包括光刻，可以使用负光刻胶来完成；在与位于晶体薄膜层13下表面的第一电极17位置对应处，除去晶体薄膜层13上的第二介质层14，沉积电极，如Cr或Mo等，形成第二电极16；与此同时，在与空谐振器3的第一电极17位置对应处，除去相应位置的第二介质层14，沉积电极，如Cr或Mo等，形成第三电极15。第二电极16和第三电极15可以用光刻胶保护起来；

7)形成输入端点和输出端点：参见图3-7，在基片11的上侧形成第一输入端点6和第一输出端点7，在基片11的下侧形成第二输入端点8和第二输出端点8a，位于第一圆弧10端部的一个第一体谐振器1的第二电极16和第一输入端点6之间、相邻的空谐振器3的第三电极15和第一体谐振器1的第一电极16之间、位于第一圆弧10另一端部的一个空谐振器3的第三电极15和第一输出端点7之间、空谐振器3的第三电极15和对应的第二体谐振器2的第二电极16之间形成第二电极连线4，第二体谐振器2的第一电极17和第二输入端点8、第二输出端点8a之间也形成第一电极连线5，形成最终的晶体滤波元件；每个空谐振器3和相邻的两个第一体谐振器1之间分别通过第一电极连线5和第二电极连线4连接(即与其中一个通过第一电极连线5连接、与另一个则通过第二电极连线4连接)。上述各相邻的体谐振器或空谐振器之间，利用第一电极连线5、第二电极连线4上下交替的方式实现连接。可以采用光刻方式形成各端点，然后再沉积金属的方式形成各电极连线，从而避免大的寄生电容；上述过程可以调整次序，或同时进行。一般来讲，金属沉积可以拖后。

在整个制作过程中，可以用光刻胶或金属(如Al)等把电极或连线保护起来，因为它们相对与电极或连线使用的材料有蚀刻选择性。

参见图4和图5，为本实用新型的一个具体实施例，为梯式滤波器。在本实施例中，基片411包括MOVPE外延生长的AlN晶体薄膜(优选厚度为450纳米)413和高阻SiC生长衬底412(优选厚度为150微米)。单个体谐振器结构参数为：生长衬底12蚀刻部分的直径为180微米(即晶体薄膜层413的下表面暴露的部分)；第一电极417(Cr电极)的直经120微米、厚度25纳米；第二电极416(Cr电极)的直经90微米、厚度25纳米，其中，第二体谐振器2的第二电极416上方可以有50nm厚的SiO₂。由于没有空谐振器3，可以不需要支撑层18。晶体薄膜层413被100纳米厚的第二介质层414所覆盖，第二介质层414为PECVD SiO₂。另外第二输入端点408设置在基片411上侧，第二输出端点408a设置在基片411下侧，用于封装。第二输入端点408和第二输出端点408a都连接到地线上，因此它们是相互连接的。

上述梯式滤波器件的制作过程如下，与图3-1～图3-7所示的过程类似：

1)提供基片411：基片411包括MOVPE生长的AlN晶体薄膜层413(450纳米厚)，外延生长在高阻SiC的生长衬底412上(厚度：150微米；电阻率：10⁺¹⁰欧姆·厘米)；

2)除去部分生长衬底412，形成生长衬底412的表面420，并部分暴露晶体薄膜层413的下表面：①先使用光刻、剥离技术和Cr金属沉积，形成厚度大致500纳米的蚀刻掩模；也可以使用Ni(100纳米)/Ti(10纳米)多层膜结构，需要先在SiC的表面上形成10纳米Cr粘结；②使用SF₆+O₂等离子体(ICP)蚀刻SiC；可以除去所有掩模，也可以保留，用于电线连接；

3)接在ICP设备中，利用氧等离子体对SiC的表面420进行处理，形成SiO₂薄层，即第一介质层419，这个薄层起到粘结层的作用，将有助于形成更牢固的金属层或介质层，并避肖特基结(Schottky diode)的电容；然后用PECVD增加它的厚度至100纳米；

4)形成下侧的第一电极417和第一电极连线405，可以同时进行，使用同样的材料如Mo或Cr：先光刻形成光刻胶掩膜，除去第一电极417位置的SiO₂层，可以采取电子束蒸镀或离子束溅射，基片411要与原料坩埚成一个角度，保证在晶体薄膜层413的下表面上和与其相邻的、SiC的表面420上都有沉积；

5)对晶体薄膜层413进行台面腐蚀：包括光刻、电子束蒸镀Ti(10纳米)/Ni(80纳米)多层膜和剥离技术，形成厚度大致200纳米的掩模，然后使用Cl₂等离子体干刻(ICP)；

6)在晶体薄膜层413台面上，用PECVD沉积100纳米的SiO₂，形成第二介质层414；

7)形成上侧的第二电极416：可以使用的负光刻胶进行光刻；除去晶体薄膜层413上方的第二介质层414，沉积电极，如Cr或Mo等，形成第二电极416，第二电极416可以用光刻胶保护起来；对于第二体谐振器402，在第二电极416上形成30纳米厚的SiO₂层，从而改变其谐振频率；

8)使用必要的光刻和金属沉积，形成所需的第一输入端点406、第二输入端点408、第一输出端点407、第二输出端点408a和第二电极连线404：在基片411的上侧形成第一输入端点406、第一输出端点407和两个第二输入端点408，在基片411的下侧形成第二输出端点408a，位于第一圆弧410端部的一个第一体谐振器401的第二电极416和第一输入端点406之间、位于第一圆弧410另一端部的一个第一体谐振器401的第二电极416和第一输出端点407之间、两个第二输出端点408之间、位于第二圆弧409端部的一个第二体谐振器402和相应的一个第二输入端点408之间、位于第二圆弧409另一端部的一个第二体谐振器402和相应的一个第二输入端点408之间形成第二电极连线404，各第二体谐振器402的第一电极417和相应第一体谐振器401的第一电极417之间、位于第二圆弧409中间的一个第二体谐振器402和第二输出端点408a之间也形成第一电极连线405，形成最终的晶体滤波元件。

为了避免使用空谐振器3，减少用于连接基片411两侧的电极的任何电极连线，对于梯式滤波器件，可以分别在基片411的上下两侧，分别形成第一输入端点408和第二输出端点408a。当与输出端有串联关系的体谐振器数目为4时，即为偶数时，基片411的下侧仅有第二输出端点408a。这样可以简化器件封装，提高器件的可靠性并减少寄生电感。

参见图6和图7，为本实用新型的第二个具体实施例，即格式滤波器，不仅避免了空谐振器3，而且第一输入端点506、第二输入端点508在基片511上侧，而第一输出端点507、第二输出端点508a在下侧。封装时上下两侧各有两个连线，器件更小型化。第一体谐振器501具有两个，其中一个连接在第一输入端点506和第一输出端点507之间，另一个连接在第二输入端点508和第二输出端点508a之间。第二体谐振器502具有两个，其中一个连接在第一输入端点506和第二输出端点508a之间，另一个连接在第二输入端点508和第一输出端点507之间。

基片511包括MOVPE外延生长的Ga_0.05Al_0.95N晶体薄膜层413(厚度优选450纳米)，和高阻SiC生长衬底512(厚度：150微米)。适量的Ga可以改善薄膜的应力。单个体谐振器结构参数为：生长衬底512蚀刻部分的直径为150微米(即晶体薄膜层513的下表面暴露的部分)；第一电极517(Cr电极)的直经150微米、厚度25纳米；第二电极516(Cr电极)的直经90微米、厚度25纳米，其中，第二体谐振器2的第二电极516上方可以有40nm厚的SiO₂。由于没有空谐振器3，可以不需要支撑层18。晶体薄膜层513被100纳米厚的第二介质层514所覆盖，第二介质层514为PECVD SiO₂。

其体谐振器和制作过程与上述第一个具体实施例可以相同。表面520仅仅被氧等离子体处理。

Claims

1.一种晶体滤波元件，包括多个体谐振器、第一输入端点、第二输入端点、第一输出端点和第二输出端点，多个体谐振器分为与两个输出端点有串联关系的第一体谐振器、与两个输出端点有并联关系的第二体谐振器两种，每个体谐振器包括基片、第一电极和第二电极，所述基片包括生长衬底和置于生长衬底上的晶体薄膜层，所述晶体薄膜层具有上表面和部分暴露于生长衬底外的下表面，各第一电极设置在晶体薄膜层相应的暴露的下表面，所述第二电极设置在晶体薄膜层的上表面，各体谐振器之间通过第一电极连线或第二电极连线连接，其特征在于：所述第一体谐振器具有至少两个，各第一体谐振器分布在同一个第一圆弧上，所述第一圆弧对应的晶体薄膜层的位置厚度相同。

2.根据权利要求1所述的晶体滤波元件，其特征在于：所述第二体谐振器具有至少两个，各第二体谐振器分布在同一个第二圆弧上，所述第二圆弧对应的晶体薄膜层的位置厚度相同。

3.根据权利要求1所述的晶体滤波元件，其特征在于：所述生长衬底通过蚀刻而使得晶体薄膜层的部分下表面暴露，所述生长衬底在蚀刻位置和底部形成表面，所述第一电极连线沿生长衬底的表面延伸、从而能够连接需要连接的第一电极。

4.根据权利要求3所述的晶体滤波元件，其特征在于：所述生长衬底的表面上设置有第一介质层，所述第一介质层延伸到晶体薄膜层和第一电极连线之间。

5.根据权利要求1～4中任一项所述的晶体滤波元件，其特征在于：所述生长衬底的上表面包括高阻的材料层。

6.根据权利要求1～4中任一项所述的晶体滤波元件，其特征在于：所述生长衬底的厚度不超过200微米。

7.根据权利要求1所述的晶体滤波元件，其特征在于：所述晶体滤波元件是梯式滤波器，在相邻的第一体谐振器和第一体谐振器、第一体谐振器和第二体谐振器、第二体谐振器和第二体谐振器之间，分别交替利用基片上侧的第二电极连线和下侧的第一电极连线进行连接，所述第二输入端点和第二输出端点为地线连接点、分别位于基片的上侧和下侧。

8.根据权利要求7所述的晶体滤波元件，其特征在于：当第一体谐振器的数量为偶数时，所述基片下侧仅有第二输出端点。