CN213073299U - 错位连接器、电路板组件及机箱 - Google Patents

Abstract

本申请公开了一种错位连接器、电路板组件及机箱。该机箱包括：箱体，包括相对设置的第一板体和第二板体，且第一板体和第二板体之间形成有容置空间；第一电路板，设置于容置空间内；第二电路板，设置于容置空间内，且相对第一电路板错位平行设置；错位连接器，分别与第一电路板和第二电路板连接，使得第一电路板与第一板体之间的间距大于第二电路板与第一板体之间的间距，第一电路板与第二板体之间的间距小于第二电路板与第二板体之间的间距，且第一电路板和第二电路板通过错位连接器电连接。通过上述方式，本申请能够有效地提升机箱的空间利用率，使得机箱内的空间布局更加合理。

Description

错位连接器、电路板组件及机箱

技术领域

本申请涉及高密度硬盘机箱技术领域，特别是涉及一种错位连接器、电路板组件及机箱。

背景技术

高密度硬盘机箱中所装载的部件极多，因而其对机箱内的空间布局以及空间利用率要求较高；而现有的高密度硬盘机箱的空间利用率存在进一步优化的可能。

实用新型内容

本申请主要提供一种错位连接器、电路板组件及机箱，以解决高密度硬盘机箱的空间利用率需要提高的问题。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种机箱。该机箱包括：箱体，包括相对设置的第一板体和第二板体，且第一板体和第二板体之间形成有容置空间；第一电路板，设置于容置空间内；第二电路板，设置于容置空间内，且相对第一电路板错位平行设置；错位连接器，分别与第一电路板和第二电路板连接，使得第一电路板与第一板体之间的间距大于第二电路板与第一板体之间的间距，第一电路板与第二板体之间的间距小于第二电路板与第二板体之间的间距，且第一电路板和第二电路板通过错位连接器电连接。

在一些实施例中，所述错位连接器包括第一子连接器和第二子连接器，所述第一子连接器与所述第一电路板连接，所述第二子连接器与所述第二电路板连接，所述第一子连接器和所述第二子连接器可拆卸连接。

在一些实施例中，所述第一电路板连接于所述第一子连接器朝向所述第二板体的一侧，所述第二电路板连接于所述第二子连接器朝向所述第一板体的一侧，所述第一子连接器与所述第二子连接器彼此插接。

在一些实施例中，所述第一子连接器包括一体结构的第一连接部和第一插接部，所述第一插接部朝向所述第二板体的一侧相对所述第一连接部朝向所述第二板体的一侧凸出，所述第一电路板连接于所述第一连接部朝向所述第二板体的一侧；

所述第二子连接器包括一体结构的第二连接部和第二插接部，所述第二插接部朝向所述第一板体的一侧相对所述第二连接部朝向所述第一板体的一侧凸出，所述第二电路板连接于所述第二连接部朝向所述第一板体的一侧，所述第一插接部和所述第二插接部插接装配。

在一些实施例中，所述机箱还包括滑动承载组件，所述第一电路板还承载于所述滑动承载组件，并随所述滑动承载组件相对所述第二电路板运动，以使得所述第一子连接器与所述第二子连接器相插接或分离。

在一些实施例中，所述滑动承载组件包括第一导向件、第二导向件和承载盘，所述第一导向件设置于所述第二板体，所述第二导向件与所述第一导向件滑动连接，所述承载盘与所述第二导向件固定连接，所述第一电路板承载于所述承载盘。

在一些实施例中，所述第一电路板包括一体结构的第一主板体和第二主板体，所述第一主板体通过所述错位连接器与所述第二电路板连接，所述第二主板体位于所述第二电路板和所述第二板体之间。

在一些实施例中，所述机箱还包括多个硬盘和多个元器件，多个所述硬盘阵列排布于所述第二电路板朝向所述第一板体的一侧，多个所述元器件设置于所述第二电路板朝向所述第二板体的一侧。

为解决上述技术问题，本申请采用的另一个技术方案是：提供一种错位连接器。错位连接器包括：第一子连接器，包括一体结构的第一插接部和第一连接部，第一连接部用于电连接第一电路板的一侧端；第二子连接器，包括一体结构的第二插接部和第二连接部，第二连接部用于电连接第二电路板的一侧端，第二插接部与第一插接部插接装配；其中，第一连接部位于第一插接部背离第二插接部的一侧，第二连接部位于第二插接部背离第一插接部的一侧，且第一连接部用于连接第一电路板的一侧与第二连接部用于连接第二电路板的一侧相背离，使得第一电路板和第二电路板呈错位平行设置。

为解决上述技术问题，本申请采用的另一个技术方案是：提供一种电路板组件。该电路板组件包括第一电路板、第二电路板和如上述的错位连接器，第一电路板和第一子连接器连接，第二电路板和第二子连接器连接。

本申请的有益效果是：区别于现有技术的情况，本申请公开了一种错位连接器、电路板组件及机箱。通过设置错位连接器连接第一电路板和第二电路板，使得第一电路板与第一板体之间的间距大于第二电路板与第一板体之间的间距，第一电路板与第二板体之间的间距小于第二电路板与第二板体之间的间距，且第二电路板相对第一电路板错位平行设置，从而以最大化地利用第一电路板朝向第一板体一侧的空间来安装中央处理器和内存等器件，且使得第一电路板朝向第二板体一侧的空间尽可能地小，以避免造成空间浪费，以及通过相对增大第二电路板朝向第二板体一侧的空间，以将第二电路板朝向第一板体一侧的富裕空间转移至第二电路板朝向第二板体的一侧，从而可利用第二电路板朝向第二板体一侧的空间安装各种元器件，有效地提升了机箱的空间利用率，使得机箱内的空间布局更加合理，相对而言其内能够安装更多的部件。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，其中：

图1是本申请提供的机箱一实施例的结构示意图；

图2是图1所示机箱中错位连接器的结构示意图；

图3是图2所示错位连接器的分解结构示意图；

图4是图1所示机箱中滑动承载组件的结构示意图；

图5是图1所示机箱中第一电路板和第二电路板的位置关系示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请实施例中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其他实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其他实施例相结合。

本申请提供一种机箱100，参阅图1，图1是本申请提供的机箱一实施例的结构示意图。

该机箱100包括箱体10、第一电路板20、第二电路板30和错位连接器40，第一电路板20、第二电路板30和错位连接器40均位于箱体10内，第一电路板20通过错位连接器40与第二电路板30连接。

本实施例中，第一电路板20和第二电路板30通过错位连接器40还实现电连接，并通过错位连接器40进行信息交互。

在其他实施例中，错位连接器40可仅实现第一电路板20和第二电路板30之间的物理连接而不进行信息交互。

箱体10包括呈相对设置的第一板体12和第二板体14，且第一板体12和第二板体14之间形成有容置空间16。

例如，箱体10为矩形箱体，其由六个板体围设而成，六个板体围设形成容置空间16，本实施例中的第一板体12为图1所示箱体10中的顶板体，第二板体14为图1所视箱体10中的底板体。

第一电路板20设置于容置空间16内，第一电路板20用于安装中央处理器(CentralProcessing Unit，CPU)和内存等器件，以进行信息数据的处理。第二电路板30设置于容置空间16内，且相对第一电路板20错位平行设置，第二电路板30可用于安装硬盘等器件。

具体而言，第一板体12和第二板体14间隔平行设置，第一电路板20和第二电路板30设置于第一板体12和第二板体14之间的容置空间16内，且第一电路板20和第二电路板30彼此错位且相对第一板体12平行设置。

错位连接器40分别与第一电路板20和第二电路板30连接，并使得第一电路板20与第一板体12之间的间距大于第二电路板30与第一板体12之间的间距，第一电路板20与第二板体14之间的间距小于第二电路板30与第二板体14之间的间距。

在通常市场上所提供的机箱中，第一电路板20和第二电路板30采用同一连接器连接，使得第一电路板20和第二电路板30共面设置，换言之，第一电路板20与第一板体12之间的间距和第二电路板30与第一板体12之间的间距相同，而通常将中央处理器等器件设置于第一电路板20朝向第一板体12的一侧，硬盘及元器件设置于第二电路板30朝向第二板体14的一侧，以使得第一电路板20朝向第一板体12一侧的空间能够得到有效利用，第一电路板20朝向第二板体14一侧的空间则尽可能的小，以避免空间浪费，但第二电路板30朝向第一板体12一侧的空间还有多余的地方，势必造成空间的浪费。

因而本申请通过设置错位连接器40，使得第一电路板20与第一板体12之间的间距大于第二电路板30与第一板体12之间的间距，第一电路板20与第二板体14之间的间距小于第二电路板30与第二板体14之间的间距，且第二电路板30相对第一电路板20错位平行设置，从而以最大化地利用第一电路板20朝向第一板体12一侧的空间来安装中央处理器和内存等器件，且使得第一电路板20朝向第二板体14一侧的空间尽可能地小，以避免造成空间浪费，以及通过相对增大第二电路板30朝向第二板体14一侧的空间，以将第二电路板30朝向第一板体12一侧的富裕空间转移至第二电路板30朝向第二板体14的一侧，从而可利用第二电路板30朝向第二板体14一侧的空间安装各种元器件，有效地提升了机箱100的空间利用率，使得机箱100内的空间布局更加合理，相对而言其内能够安装更多的部件。

本实施例中，机箱100还包括多个硬盘(未图示)和多个元器件(未图示)，多个硬盘阵列排布于第二电路板30朝向第一板体12的一侧，多个元器件设置于第二电路板30朝向第二板体14的一侧，从而多个硬盘和多个元器件分布于第二电路板30的两侧，以充分利用第二电路板30两侧的空间，有效提升了机箱100的空间利用率，且可使得多个硬盘尽可能地布满第二电路板30朝向第一板体12的一侧，有利于增多硬盘的分布密度。

结合参阅图2和图3，错位连接器40包括第一子连接器41和第二子连接器43，第一子连接器41与第一电路板20连接，第二子连接器43与第二电路板30连接，第一子连接器41和第二子连接器43可拆卸连接。

第一子连接器41焊接于第一电路板20的一侧端，第二子连接器41焊接于第二电路板30的一侧端；或者，第一电路板20的一侧端卡接于第一子连接器41，第二电路板20的一侧端卡接于第二子连接器41。且在第一子连接器41和第二子连接器43连接后，使得第一电路板20和第二电路板30之间形成高度差，第二电路板30与第二板体14之间的间距大于第一电路板20与第一板体12之间的间距。

第一子连接器41和第二子连接器43之间可采用螺接或插接，且第一子连接器41和第二子连接器43之间还电连接。

第一电路板20的一侧端连接于第一子连接器41朝向第二板体14的一侧，第二电路板30朝向第一电路板20的一侧端连接于第二子连接器43朝向第一板体12的一侧，以有效利用错位连接器40的自身高度来形成第一电路板20和第二电路板30之间的高度差，可相对减少错位连接器40所占据的空间。第一子连接器41与第二子连接器43彼此相插接，以方便第一电路板20和第二电路板30之间的拆卸。

参阅图3，第一子连接器41包括一体结构的第一连接部411和第一插接部413，第一插接部413朝向第二板体14的一侧相对第一连接部411朝向第二板体14的一侧凸出，从而第一插接部413和第一连接部411朝向第二板体14的一端形成台阶状结构，该台阶状结构可对第一电路板20的侧端进行初步定位，以便于第一电路板20连接于第一连接部411朝向第二板体14的一侧。

第二子连接器43包括一体结构的第二连接部431和第二插接部433，第二插接部433朝向第一板体12的一侧相对第二连接部431朝向第一板体12的一侧凸出，从而第二插接部433和第二连接部431朝向第一板体12的一端形成台阶状结构，该台阶状结构可对第二电路板30的侧端进行初步定位，以便于第二电路板30连接于第二连接部431朝向第一板体12的一侧。

第一插接部413和第二插接部431插接装配，第一连接部411位于第一插接部413背离第二插接部433的一侧，第二连接部431位于第二插接部433背离第一插接部413的一侧，且第一连接部411用于连接第一电路板20的一侧与第二连接部431用于连接第二电路板30的一侧相背离。

第一插接部413和第一连接部411朝向第一板体12的一侧共面，第二插接部433和第二连接部431朝向第二板体14的一侧共面，因而第一插接部413的高度大于第一连接部411的高度，第二插接部431的高度大于第二连接部431的高度，相对而言，有利于提升第一插接部413和第二插接部433彼此相对一侧的导电引脚数量，以增大错位连接器40的数据传输能力。

在其他实施例中，错位连接器40还可以是一体结构。

进一步地，参阅图4，机箱100还包括滑动承载组件50，第一电路板20还承载于滑动承载组件50，并随滑动承载组件50相对第二电路板30运动，以使得第一子连接器41与第二子连接器43相插接或分离。

滑动承载组件50包括第一导向件51、第二导向件52和承载盘53，第一导向件51设置于第二板体14，第二导向件52与第一导向件51滑动连接，承载盘53与第二导向件52固定连接，第一电路板20承载于承载盘53。

其中，第一导向件51可以是导轨，第二导向件52可以是滑块，承载盘53固定支撑于滑块上，承载盘53可沿导轨滑动，第一电路板20对位承载于承载盘53上，以确保第一子连接器41与第二子连接器43对位插接，且只需沿第一导向件51拖动承载盘53即可完成第一子连接器41与第二子连接器43的对位插接和分离，极大地方便了人工拆卸第一电路板20，避免人工拆卸第一电路板20手抖而致使第一电路板20上的各种器件碰撞箱体10，有效降低了分离第一电路板20和第二电路板30的难度。

第一导向件51还可以是导杆，第二导向件52可以是滑块，滑块与导杆滑动装配。

参阅图5，第一电路板20包括一体结构的第一主板体21和第二主板体23，第一主板体21通过错位连接器40与第二电路板30连接，第二主板体23位于第二电路板30和第二板体14之间，由于第二电路板30与第二板体14之间的间距大于第一电路板20与第一板体12之间的间距，因而可相对增加位于第二电路板30和第二板体14之间的第二主板体23，以增大第一电路板20的面积。

基于此，本申请还提供一种电路板组件，该电路板组件包括如上述的第一电路板20、第二电路板30和错位连接器40，其中第一电路板20与第一子连接器41连接，第二电路板30和第二子连接器43连接。

区别于现有技术的情况，本申请公开了一种错位连接器、电路板组件及机箱。通过设置错位连接器连接第一电路板和第二电路板，使得第一电路板与第一板体之间的间距大于第二电路板与第一板体之间的间距，第一电路板与第二板体之间的间距小于第二电路板与第二板体之间的间距，且第二电路板相对第一电路板错位平行设置，从而以最大化地利用第一电路板朝向第一板体一侧的空间来安装中央处理器和内存等器件，且使得第一电路板朝向第二板体一侧的空间尽可能地小，以避免造成空间浪费，以及通过相对增大第二电路板朝向第二板体一侧的空间，以将第二电路板朝向第一板体一侧的富裕空间转移至第二电路板朝向第二板体的一侧，从而可利用第二电路板朝向第二板体一侧的空间安装各种元器件，有效地提升了机箱的空间利用率，使得机箱内的空间布局更加合理，相对而言其内能够安装更多的部件。

以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种机箱，其特征在于，所述机箱包括：

箱体，包括相对设置的第一板体和第二板体，且所述第一板体和第二板体之间形成有容置空间；

第一电路板，设置于所述容置空间内；

第二电路板，设置于所述容置空间内，且相对所述第一电路板错位平行设置；

错位连接器，分别与所述第一电路板和所述第二电路板连接，使得所述第一电路板与所述第一板体之间的间距大于所述第二电路板与所述第一板体之间的间距，所述第一电路板与所述第二板体之间的间距小于所述第二电路板与所述第二板体之间的间距，且所述第一电路板和所述第二电路板通过所述错位连接器电连接。

2.根据权利要求1所述的机箱，其特征在于，所述错位连接器包括第一子连接器和第二子连接器，所述第一子连接器与所述第一电路板连接，所述第二子连接器与所述第二电路板连接，所述第一子连接器和所述第二子连接器可拆卸连接。

3.根据权利要求2所述的机箱，其特征在于，所述第一电路板连接于所述第一子连接器朝向所述第二板体的一侧，所述第二电路板连接于所述第二子连接器朝向所述第一板体的一侧，所述第一子连接器与所述第二子连接器彼此插接。

4.根据权利要求3所述的机箱，其特征在于，所述第一子连接器包括一体结构的第一连接部和第一插接部，所述第一插接部朝向所述第二板体的一侧相对所述第一连接部朝向所述第二板体的一侧凸出，所述第一电路板连接于所述第一连接部朝向所述第二板体的一侧；

所述第二子连接器包括一体结构的第二连接部和第二插接部，所述第二插接部朝向所述第一板体的一侧相对所述第二连接部朝向所述第一板体的一侧凸出，所述第二电路板连接于所述第二连接部朝向所述第一板体的一侧，所述第一插接部和所述第二插接部插接装配。

5.根据权利要求3所述的机箱，其特征在于，所述机箱还包括滑动承载组件，所述第一电路板还承载于所述滑动承载组件，并随所述滑动承载组件相对所述第二电路板运动，以使得所述第一子连接器与所述第二子连接器相插接或分离。

6.根据权利要求5所述的机箱，其特征在于，所述滑动承载组件包括第一导向件、第二导向件和承载盘，所述第一导向件设置于所述第二板体，所述第二导向件与所述第一导向件滑动连接，所述承载盘与所述第二导向件固定连接，所述第一电路板承载于所述承载盘。

7.根据权利要求1所述的机箱，其特征在于，所述第一电路板包括一体结构的第一主板体和第二主板体，所述第一主板体通过所述错位连接器与所述第二电路板连接，所述第二主板体位于所述第二电路板和所述第二板体之间。

8.根据权利要求1所述的机箱，其特征在于，所述机箱还包括多个硬盘和多个元器件，多个所述硬盘阵列排布于所述第二电路板朝向所述第一板体的一侧，多个所述元器件设置于所述第二电路板朝向所述第二板体的一侧。

9.一种错位连接器，其特征在于，所述错位连接器包括：

第一子连接器，包括一体结构的第一插接部和第一连接部，所述第一连接部用于电连接第一电路板的一侧端；

第二子连接器，包括一体结构的第二插接部和第二连接部，所述第二连接部用于电连接第二电路板的一侧端，所述第二插接部与所述第一插接部插接装配；

其中，所述第一连接部位于所述第一插接部背离所述第二插接部的一侧，所述第二连接部位于所述第二插接部背离所述第一插接部的一侧，且所述第一连接部用于连接所述第一电路板的一侧与所述第二连接部用于连接所述第二电路板的一侧相背离，使得所述第一电路板和所述第二电路板呈错位平行设置。

10.一种电路板组件，其特征在于，所述电路板组件包括第一电路板、第二电路板和如权利要求9所述的错位连接器，所述第一电路板和所述第一子连接器连接，所述第二电路板和所述第二子连接器连接。

Images