CN213069509U - 计时准确度检测电路 - Google Patents

Abstract

本实用新型公开了一种计时准确度检测电路，包括：检测模块、检测信号产生模块和样本模块，检测模块具有若干个被测信号端，被测信号端用于连接被测设备，检测信号产生模块与检测模块的检测信号输入端电性连接，样本模块与检测模块的标准信号输入端电性连接并向检测模块输出标准信号。本实用新型实施例的计时准确度检测电路，能够快速得到被测信号与标准信号的脉冲次数的差值，便于使用者判断被测设备的计时准确度。

Description

计时准确度检测电路

技术领域

本实用新型涉及计时设备测试领域，特别涉及一种计时准确度检测电路。

背景技术

常规的电子计时设备的时间准确度测试方法包括：将待测设备长时间放置，观察其与标准设备的时间差，这种方式耗时长，且人工测试的准确度低；通过示波器观察电子计时设备晶振输出波形，判断晶振误差，这种操作方式较复杂，对操作人员要求较高。

实用新型内容

本实用新型旨在至少解决现有技术中存在的技术问题之一，为此本实用新型提出了一种计时准确度检测电路，便于判断被测设备的计时准确度。

根据本实用新型实施例的计时准确度检测电路，包括：检测模块，具有若干个被测信号端，所述被测信号端用于连接被测设备；检测信号产生模块，与所述检测模块的检测信号输入端电性连接；样本模块，与所述检测模块的标准信号输入端电性连接，并向所述检测模块输出标准信号。

根据本实用新型实施例的计时准确度检测电路，至少具有如下有益效果；通过采用样本模块向检测模块输出标准信号，并将标准信号在检测模块中与被测信号进行对比，能够快速得到被测信号与标准信号的脉冲次数的差值，便于使用者判断被测设备的计时准确度，也便于使用者根据该差值对被测设备进行修正。

根据本实用新型的一些实施例，还包括与所述检测模块电性连接的显示模块。

根据本实用新型的一些实施例，所述显示模块为液晶显示屏电路，所述液晶显示屏电路的输入端与所述检测模块电性连接。

根据本实用新型的一些实施例，还包括分别与所述检测模块、所述样本模块及所述检测信号产生模块电性连接的电源模块。

根据本实用新型的一些实施例，所述电源模块包括：插头J2，所述插头J2用于与市电连接；稳压器U7，所述稳压器U7的输入端IN与所述插头J2的输出端电性连接，所述稳压器U7的输出端OUT分别与所述检测模块、所述样本模块和所述检测信号产生模块电性连接；第一电容，所述第一电容电性连接于所述稳压器U7的输入端IN与地之间；第二电容，所述第二电容电性连接于所述稳压器U7的输出端OUT与地之间；稳压器U8，所述稳压器U8的输入端IN与所述稳压器U7的输出端OUT电性连接，所述稳压器U8的输出端OUT与所述检测模块电性连接；第三电容，所述第三电容电性连接于所述稳压器U8的输出端OUT与地之间。

根据本实用新型的一些实施例，所述检测信号产生模块包括：晶体振荡驱动器U3，所述晶体振荡驱动器U3的第二输出端Y与所述检测模块电性连接；晶振Y1，所述晶振Y1的第一端与所述晶体振荡驱动器U4的输入端X1电性连接；电容C18，电性连接于晶振Y1的第一端与地之间；电容C19，电性连接于晶振Y1的第二端与地之间；电阻R10，所述电阻R10的第一端与所述晶振Y1的第二端电性连接，所述电阻R10的第二端与所述晶体振荡驱动器U4的第一输出端X2电性连接；电阻R9，所述电阻R9与所述电阻R10并联；电阻R11，所述电阻R11的第一端与所述晶体振荡驱动器U4的输入端X1电性连接，所述电阻R11的第二端与所述晶体振荡驱动器U4的第一输出端X2电性连接。

根据本实用新型的一些实施例，所述检测模块包括现场可编辑逻辑门阵列U1，所述现场可编辑逻辑门阵列U1的检测信号输入端IO_L30P_GCLK1_D13_2与所述检测信号产生模块电性连接，所述现场可编辑逻辑门阵列U1的标准信号输入端IO_L50N_3与所述样本模块电性连接。

根据本实用新型的一些实施例，所述样本模块包括：控制芯片U4，所述控制芯片U4的脉冲波形输出端BZ与所述检测模块电性连接；晶振Y2，所述晶振Y2的第一端与所述控制芯片U4的系统时钟振荡输入端XIN电性连接，所述晶振Y2的第二端与所述控制芯片U4的系统时钟振荡输出端XOUT电性连接；电容C4，所述电容C4连接于所述晶振Y2的第一端与地之间；电容C5，所述电容C5连接于所述晶振Y2的第二端与地之间。

本实用新型的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。

附图说明

本实用新型的上述和/或附加的方面和优点从结合下面的附图对实施例的描述中将变得明显和容易理解，其中：

图1为本实用新型第一方面实施例的计时准确度检测电路的原理方框图；

图2为计时准确度检测电路的检测模块的电路原理图；

图3为计时准确度检测电路的检测信号产生模块的电路原理图；

图4为计时准确度检测电路的显示模块的电路原理图；

图5为计时准确度检测电路的样本模块的电路原理图；

图6为计时准确度检测电路的电源模块的电路原理图。

附图标记：

检测模块100、检测信号产生模块200、样本模块300、显示模块400、电源模块600、第一被测信号端110、第二被测信号端120、第三被测信号端130。

具体实施方式

下面详细描述本实用新型的实施例，实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能理解为对本实用新型的限制。

在本实用新型的描述中，需要理解的是，涉及到方位描述，均是为了便于描述本实用新型，而不是指示或暗示所示的电路、模块或元件必须具有特定的方位，以特定的方位进行构造或者操作，因此不能理解为对本实用新型的限制。

在本实用新型的描述中，如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或者暗示相对重要性或者隐含指所指示的技术特征的数量或者隐含所指示的技术特征的先后关系。

本实用新型中，除非另有明确的限定，设置、连接等词应做广义的理解，所属技术领域的技术人员可以结合技术方案的技术内容合理确定上述词语在本实用新型中的具体含义。

下面参考图1至图6来描述本实用新型实施例的计时准确度检测电路。

如图1所示，计时准确度检测电路包括：检测模块100、检测信号产生模块200和样本模块300，检测模块100具有若干个被测信号端，被测信号端用于连接被测设备，检测信号产生模块200与检测模块100的检测信号输入端电性连接，样本模块300与检测模块100的标准信号输入端电性连接并向检测模块100输出标准信号。

检测模块100具有若干个被测信号端，用于与被测设备(图未示出)电性连接，并接收被测设备的晶振输出的被测信号，样本模块300与检测模块100电性连接并向检测模块100输出标准信号，同时检测信号产生模块200与检测模块100电性连接，并向检测模块100输出检测信号。具体的，被测信号为被测设备的晶振脉冲信号，标准信号为计时准确的标准计时设备的晶振脉冲信号，检测信号为高频脉冲计数信号。检测信号在检测模块100内同时对被测信号和标准信号进行计数和对比，得到被测信号的脉冲数量和标准信号的脉冲数量的差值，能够让使用者快速且准确的得到被测设备的计时准确度，也便于使用者根据该差值对被测设备进行修正。检测模块100在本实用新型中的实际作用为使用高频的检测信号对其它接收到的信号进行频率检测及进行相应输出，在这个过程中检测模块100所涉及的程序属于本领域的现有技术，是本领域的技术人员结合常规技术可以实现的技术手段。

值得一提的是，在本实用新型的计时准确度定义为相同时间内被测计时设备的晶振脉冲数量与标准计时设备的晶振脉冲数量的差值，差值的绝对值越大则计时准确度越差，差值为0则表示计时准确。

如图1所示，在本实用新型的一些实施例中，还包括显示模块400，显示模块400与检测模块100电性连接。

通过显示模块400与检测模块100电性连接，可以将检测模块100检测出的结果通过显示模块400显示出来，便于使用者查看，从而便于对被测设备进行校准。

进一步的，如图2及图4所示，在本实用新型的一些具体实施例中，显示模块400为液晶显示屏电路，液晶显示屏电路的输入端与检测模块100电性连接。

液晶显示屏电路包括连接器J1和电阻R13，连接器J1为液晶显示屏的连接端组，连接器J1的地端GND接地，连接器J1的电源端VCC接第一工作电压VDD3.3，连接器J1的片选信号端RS、串行的数据端RW、串行的时钟信号端E、第一数据端DB0、第二数据端DB1、第三数据端DB2、第四数据端DB3、第五数据端DB4、第六数据端DB5、第七数据端DB6及第八数据端DB7分别与检测模块100电性连接，并/串行接口选择端PSB连接第一工作电压VDD3.3，背光电源正端LDA通过电阻R13连接第一工作电压VDD3.3，背光电源负端LDK接地。

通过连接器J1与检测模块100电性连接，使得检测模块100的检测结果能够显示在液晶显示屏上，便于使用者能够直观的查看检测结果。

如图1所示，在本实用新型的一些实施例中，还包括电源模块600，电源模块600分别与检测模块100、样本模块300及检测信号产生模块200电性连接。

通过电源模块600与检测模块100、样本模块300和检测信号产生模块200电性连接，为检测模块100、样本模块300和检测信号产生模块200供电，保证电路正常工作。

如图6所示，在本实用新型的一些具体的实施例中，电源模块600包括：插头J2、稳压器U7、稳压器U8、第一电容、第二电容和第三电容。插头J2用于与市电连接；稳压器U7的输入端IN与插头J2的输出端电性连接，稳压器U7的输出端OUT分别与检测模块100和检测信号产生模块200电性连接；第一电容电性连接于稳压器U7的输入端IN与地之间；第二电容电性连接于稳压器U7的输出端OUT与地之间；稳压器U8的输入端IN与稳压器U7的输出端OUT电性连接，稳压器U8的输出端OUT与检测模块100电性连接；第三电容电性连接于稳压器U7的输出端OUT与地之间。

通过插头J2从市电取电，插头J2经过第一电容向稳压器U7输出市电电压，市电电压经过稳压器U7和第二电容后向检测模块100、样本模块300、检测信号产生模块200及稳压器U8输出第一工作电压VDD3.3，第一工作电压VDD3.3经过稳压器U8和第三电容向检测模块100输出第二工作电压VDD1.2。通过这样设置，市电在电源模块600中经过稳压器稳压及电容滤波后向电路输出稳定的工作电压，保证本电路稳定工作。

可以想到的是，在本实用新型实施例中，第一电容、第二电容和第三电容的作用为滤波和提高稳压器U7和稳压器U8的频率稳定性，防止输出振荡，第一电容、第二电容和第三电容各自都可由一个或多个电容器组成。具体的，第一电容包括电容C12和电容C13，第二电容包括电容C14和电容C15，第三电容包括电容C16和电容C17。

如图2及图5所示，在本实用新型的一些实施例中，样本模块300包括控制芯片U4、晶振Y2、电容C4和电容C5。控制芯片U4的脉冲波形输出端BZ与检测模块100电性连接；晶振Y2的第一端与控制芯片U4的系统时钟振荡输入端XIN电性连接，晶振Y2的第二端与控制芯片U4的系统时钟振荡输出端XOUT电性连接；电容C4连接于晶振Y2的第一端与地之间；电容C5连接于晶振Y2的第二端与地之间。控制芯片U4为标准计时设备的控制芯片，电容C4和电容C5充电及放电使晶振Y2起振，晶振Y2的振荡信号经过控制芯片U4向检测模块100输出标准信号。

进一步的，控制芯片U4的复位信号端口RESET和控制信号输入端K11分别与检测模块100电性连接，样本模块300还包括电容C6、电容C7和电容C8，控制芯片U4的第四电源端VDD4和第三电源端VDD3通过电容C8接地，控制芯片U4的第二电源端VDD2连接第一工作电压VDD3.3，电容C7电性连接于第二电源端VDD2与地之间，电容C6电性连接于控制芯片U4的第一电源端VDD1与地之间。控制芯片U4在复位信号端RESET和控制信号输入端K11均接收到电信号时通过脉冲波形输出端BZ向检测模块100输出标准信号。

如图2及图3所示，在本实用新型的一些实施例中，检测信号产生模块200包括：晶体振荡驱动器U3、晶振Y1、电容C18、电容C19、电阻R9、电阻R10及电阻R11，晶体振荡驱动器U3的第二输出端Y与检测模块100电性连接；晶振Y1的第一端与晶体振荡驱动器U4的输入端X1电性连接；电容C18电性连接于晶振Y1的第一端与地之间；电容C19电性连接于晶振Y1的第二端与地之间；电阻R10的第一端与晶振Y1的第二端电性连接，电阻R10的第二端与晶体振荡驱动器U4的第一输出端X2电性连接；电阻R9与电阻R10并联；电阻R11的第一端与晶体振荡驱动器U4的输入端X1电性连接，电阻R11的第二端与晶体振荡驱动器U4的第一输出端X2电性连接。

在检测信号产生模块200工作时：电容C18和电容C19充电及放电使晶振Y1起振，电阻R10和电阻R9能够防止晶振Y1被过分驱动，电阻R11能够使晶振Y1易于振荡，晶振Y1的振荡信号经过晶体振荡驱动器U4放大后向检测模块100输出高频的检测信号。

更进一步的，检测信号产生模块200还包括电容C2和电阻R12，晶体振荡驱动器U3的电源端VCC通过电阻R12连接第一工作电压VDD3.3，电容C2连接于晶体振荡驱动器U3的电源端VCC与地之间。

如图2、图3及图5所示，在本实用新型的一些实施例中，检测模块100包括现场可编辑逻辑门阵列U1，现场可编辑逻辑门阵列U1的检测信号输入端IO_L30P_GCLK1_D13_2与检测信号产生模块200电性连接，现场可编辑逻辑门阵列U1的标准信号输入端IO_L50N_3与样本模块300电性连接。现场可编辑逻辑门阵列U1利用检测信号产生模块200输出的检测信号对样本模块300输出的标准信号进行脉冲计数。

进一步的，检测模块100还包括电阻R7、电阻R8和开关S1。电阻R8的第一端连接现场可编辑逻辑门阵列U1的开关控制端IO_L1N_VREF_0，电阻R8的第二端连接开关S1的第一端，开关S1的第二端接地，电阻R7的第一端与电阻R8的第一端电性连接，电阻R7的第二端连接第一工作电压VDD3.3，现场可编辑逻辑门阵列U1的复位信号输出端IO_L50P_3和控制信号输出端IO_L52N_3也分别与样本模块300电性连接。

按下开关S1，现场可编辑逻辑门阵列U1的复位信号输出端IO_L50P_3和控制信号输出端IO_L52N_3同时向样本模块300输出电信号，使样本模块300向现场可编辑逻辑门阵列U1输出标准信号，在现场可编辑逻辑门阵列U1接收到标准信号时，检测信号在现场可编辑逻辑门阵列U1中对标准信号和被测信号进行脉冲计数，得到相同时间内标准信号和被测信号脉冲数量，标准信号的脉冲数量与被测信号的脉冲数量在现场可编辑逻辑门阵列U1中进行对比，得到标准信号的脉冲数量与被测信号的脉冲数量的差值，从而得到被测设备的计时准确度。

下面以一个具体的实施例详细描述本实用新型实施例的计时准确度检测电路，值得理解的是，下述描述仅是示例性说明，而不是对本实用新型的具体限制。

如图1所示，计时准确度检测电路包括检测模块100、检测信号产生模块200、样本模块300、显示模块400和电源模块600。

如图2所示，检测模块100包括现场可编辑逻辑门阵列U1、复位器U2、闪存U5、开关S1、电阻R1至电阻R8、电阻R14、电阻R15、电容C1、电容C10及电容C11。其中现场可编辑逻辑门阵列U1包括内存逻辑库U1A、内存逻辑库U1B、内存逻辑库U1C、内存逻辑库U1D、专用引脚组U1E、供电引脚组U1F、接地引脚组U1G。检测模块100具有若干个被测信号端，其中内存逻辑库U1A的被测信号端IO_L34N_GCLK18_0为第一被测信号端110，内存逻辑库U1B的被测信号端IO_L46P_1为第二被测信号端120，内存逻辑库U1D的被测信号端IO_L41P_GCLK27_3为第三被测信号端130。

如图3所示，检测信号产生模块200包括晶体振荡驱动器U3、晶振Y1、电阻R9至R12、电容C2、电容C18及电容C19。如图4所示，显示模块400包括连接器J1和电阻R13。如图5所示，样本模块300包括控制芯片U4、晶振Y2、电容C4、电容C5、电容C6、电容C7和电容C8。如图6所示，电源模块600包括插头J2、稳压器U7、稳压器U8、电容C12、电容C13、电容C14、电容C15、电容C16及电容C17。

具体的，晶体振荡驱动器U3的输入端X1与晶振Y1的第一端电性连接，晶体振荡驱动器U3的地端GND接地，晶体振荡驱动器U3的电源端VCC通过电阻R12连接第一工作电压VDD3.3，电容C2电性连接于晶体振荡驱动器U3的电源端VCC与地之间，晶振Y1的第二端通过电阻R10与晶体振荡驱动器U3的第一输出端X2电性连接，电容C18电性连接于晶振Y1的第一端与地之间，电容C19电性连接于晶振Y1的第二端与地之间，电阻R9与电阻R10并联，电阻R11电性连接于晶体振荡驱动器U3的输入端X1和第一输出端X2之间，晶体振荡驱动器U3的第二输出端Y与现场可编辑逻辑门阵列U1的内测逻辑库U1C的检测信号输入端IO_L30P_GCLK1_D13_2电性连接。

晶振Y2的第一端与控制芯片U4的系统时钟振荡输入端XIN电性连接，晶振Y2的第二端与控制芯片U4的系统时钟振荡输出端XOUT电性连接，电容C4连接于晶振Y2的第一端与地之间，电容C5连接在晶振Y2的第二端与地之间，控制芯片U4的第四电源端VDD4和第三电源端VDD3通过电容C8接地，控制芯片U4的第二电源端VDD2连接第一工作电压VDD3.3，电容C7电性连接于第二电源端VDD2与地之间，电容C6电性连接于控制芯片U4的第一电源端VDD1与地之间，控制芯片U4的脉冲波形输出端BZ与现场可编辑逻辑门阵列U1的内存逻辑库U1D的标准信号输入端IO_L50N_3电性连接，控制芯片U4的复位信号端口RESET与现场可编辑逻辑门阵列U1的内存逻辑库U1D的复位信号输出端IO_L50P_3电性连接，控制芯片U4的控制信号输入端K11与现场可编辑逻辑门阵列U1的内存逻辑库U1D的控制信号输出端IO_L52N_3电性连接。

连接器J1的地端GND接地，连接器J1的电源端VCC接第一工作电压VDD3.3，连接器J1的片选信号端RS与现场可编辑逻辑门阵列U1的内存逻辑库U1C的第三十对差分的N端口IO_L30N_GCLK0_USERCCLK_2电性连接、连接器J1的串行的数据端RW与现场可编辑逻辑门阵列U1的内存逻辑库U1C的第三十一对差分引脚的P端口IO_L31P_GCLK31_D14_2电性连接、连接器J1的串行的时钟信号端E与现场可编辑逻辑门阵列U1的内存逻辑库U1C的第三十一对差分引脚的N端口IO_L31N_GCLK30_D15_2电性连接、连接器J1的第一数据端DB0与现场可编辑逻辑门阵列U1的内存逻辑库U1C的第四十八对差分引脚的P端口IO_L48P_D7_2电性连接、连接器J1的第二数据端DB1与现场可编辑逻辑门阵列U1的内存逻辑库U1C的第四十八对差分引脚的N端口IO_L48N_RDWR_B_VREF_2电性连接、连接器J1的第三数据端DB2与现场可编辑逻辑门阵列U1的内存逻辑库U1C的第四十九对差分引脚的P端口IO_L49P_D3_2电性连接、连接器J1的第四数据端DB3与现场可编辑逻辑门阵列U1的内存逻辑库U1C的第四十九对差分引脚的N端口IO_L49N_D4_2电性连接、连接器J1的第五数据端DB4与现场可编辑逻辑门阵列U1的内存逻辑库U1C的第六十二对差分引脚的P端口IO_L62P_D5_2电性连接、连接器J1的第六数据端DB5与现场可编辑逻辑门阵列U1的内存逻辑库U1C的第六十二对差分引脚的N端口IO_L62N_D6_2电性连接、连接器J1的第七数据端DB6与现场可编辑逻辑门阵列U1的内存逻辑库U1C的第六十四对差分引脚的P端口IO_L64P_D8_2电性连接、连接器J1的第八数据端DB7与现场可编辑逻辑门阵列U1的内存逻辑库U1C的第六十四对差分引脚的N端口IO_L64N_D9_2电性连接，连接器J1的并/串行接口选择端PSB连接第一工作电压VDD3.3，连接器J1的背光电源正端LDA通过电阻R13连接第一工作电压VDD3.3，连接器J1的背光电源负端LDK接地。

插头J2的输出端与稳压器U7的输入端IN电性连接，电容C12电性连接于插头J2的输出端与地之间，电容C13与电容C12并联，稳压器U7的输出端OUT通过电容C14及电容C15滤波后输出第一工作电压VDD3.3，稳压器U8的输入端IN连接第一工作电压VDD3.3，稳压器U8的输出端OUT通过电容C16及电容C17滤波后输出第二工作电压VDD1.2。

电阻R8的第一端连接现场可编辑逻辑门阵列U1的内存逻辑库U1A的开关控制端IO_L1N_VREF_0，电阻R8的第二端连接开关S1的第一端，开关S1的第二端接地，电阻R7的第一端与电阻R8的第一端电性连接，电阻R7的第二端连接第一工作电压VDD3.3，复位器U2和闪存U5作为辅助元器件分别与专用引脚组U1E和内存逻辑库UIC电性连接，供电引脚组U1F分别连接第一工作电压VDD3.3和第二供电电压VDD1.2，接地引脚组U1G接地。

通过这样设置，插头J2与市电连接，稳压器U7输出第一供电电压VDD3.3，稳压器U8输出第二供电电压VDD1.2，按下开关S1,现场可编辑逻辑门阵列U1进入工作状态，晶振Y1通过晶体振荡驱动器U3向现场可编辑逻辑门阵列U1输出检测信号，检测模块100向控制芯片U4的复位信号端口RESET和控制信号端K11输出电信号，控制芯片U4接收到电信号后向现场可编辑逻辑门阵列U1输出标准信号，若干个被测设备分别从第一被测信号端110、第二被测信号端120和第三被测信号端130向现场可编辑逻辑门阵列U1输入第一被测信号BZ1、第二被测信号BZ2和第三被测信号BZ3。在现场可编辑逻辑门阵列U1接收到标准信号时，检测信号在现场可编辑逻辑门阵列U1中分别对标准信号、第一被测信号BZ1、第二被测信号BZ2和第三被测信号BZ3进行脉冲计数，得出相同时间内第一被测信号BZ1、第二被测信号BZ2、第三被测信号BZ3和标准信号的脉冲数量，标准信号脉冲数量与第一被测信号BZ1脉冲数量、第二被测信号BZ2脉冲数量和第三被测信号BZ3脉冲数量在现场可编辑逻辑门阵列U1中进行对比，得到标准信号脉冲数量与各个被测信号的脉冲数量的差值，并将该差值通过向连接器J1输出，由液晶显示屏显示出来，能够让使用者快速且准确的得到被测设备的计时准确度，也便于使用者根据该差值对被测设备进行修正。

值得一提的是，本实用新型实施例中的现场可编辑逻辑门阵列U1为型号spartan-6的FPGA芯片、复位器U2型号为MAX809、闪存U5型号为M25PE40、晶体振荡驱动器U3型号为74LVC1GX04、连接器J1型号为LCD12864、控制芯片U4型号为TM8726、稳压器U7型号为AMS1117-3.3、稳压器U8型号为AMS1117-1.2。

因为FPGA芯片与复位器U2和闪存U5的连接为常用技术手段，因此本实用新型实施例只对FPGA分别与复位器U2和闪存U5的连接进行了简化描述。型号为TM8726的控制芯片U4为电子表常用的控制芯片，被测设备可以是使用型号为TM8726的控制芯片电子表，也可以是其它能够输出晶振脉冲信号的计时设备。当被测设备是使用型号为TM8726的控制芯片电子表时，被测设备与检测模块100的连接方式可以与本实施例中，样本模块300与检测模块200连接的方式相同。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管已经示出和描述了本实用新型的实施例，本领域的普通技术人员可以理解，在不脱离本实用新型的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由权利要求及其等同物限定。

Claims (8)

1.一种计时准确度检测电路，其特征在于，包括：

检测模块，具有若干个被测信号端，所述被测信号端用于连接被测设备；

检测信号产生模块，与所述检测模块的检测信号输入端电性连接；

样本模块，与所述检测模块的标准信号输入端电性连接，并向所述检测模块输出标准信号。

2.根据权利要求1所述的计时准确度检测电路，其特征在于：还包括与所述检测模块电性连接的显示模块。

3.根据权利要求2所述的计时准确度检测电路，其特征在于：所述显示模块为液晶显示屏电路，所述液晶显示屏电路的输入端与所述检测模块电性连接。

4.根据权利要求1所述的计时准确度检测电路，其特征在于：还包括分别与所述检测模块、所述样本模块及所述检测信号产生模块电性连接的电源模块。

5.根据权利要求4所述的计时准确度检测电路，其特征在于，所述电源模块包括：

插头J2，所述插头J2用于与市电连接；

稳压器U7，所述稳压器U7的输入端IN与所述插头J2的输出端电性连接，所述稳压器U7的输出端OUT分别与所述检测模块、所述样本模块和所述检测信号产生模块电性连接；

第一电容，所述第一电容电性连接于所述稳压器U7的输入端IN与地之间；

第二电容，所述第二电容电性连接于所述稳压器U7的输出端OUT与地之间；

稳压器U8，所述稳压器U8的输入端IN与所述稳压器U7的输出端OUT电性连接，所述稳压器U8的输出端OUT与所述检测模块电性连接；

第三电容，所述第三电容电性连接于所述稳压器U8的输出端OUT与地之间。

6.根据权利要求1所述的计时准确度检测电路，其特征在于，所述检测信号产生模块包括：

晶体振荡驱动器U3，所述晶体振荡驱动器U3的第二输出端Y与所述检测模块电性连接；

晶振Y1，所述晶振Y1的第一端与所述晶体振荡驱动器U4的输入端X1电性连接；

电容C18，电性连接于晶振Y1的第一端与地之间；

电容C19，电性连接于晶振Y1的第二端与地之间；

电阻R10，所述电阻R10的第一端与所述晶振Y1的第二端电性连接，所述电阻R10的第二端与所述晶体振荡驱动器U4的第一输出端X2电性连接；

电阻R9，所述电阻R9与所述电阻R10并联；

电阻R11，所述电阻R11的第一端与所述晶体振荡驱动器U4的输入端X1电性连接，所述电阻R11的第二端与所述晶体振荡驱动器U4的第一输出端X2电性连接。

7.根据权利要求1所述的计时准确度检测电路，其特征在于：所述检测模块包括现场可编辑逻辑门阵列U1，所述现场可编辑逻辑门阵列U1的检测信号输入端IO_L30P_GCLK1_D13_2与所述检测信号产生模块电性连接，所述现场可编辑逻辑门阵列U1的标准信号输入端IO_L50N_3与所述样本模块电性连接。

8.根据权利要求1所述的计时准确度检测电路，其特征在于，所述样本模块包括：

控制芯片U4，所述控制芯片U4的脉冲波形输出端BZ与所述检测模块电性连接；

晶振Y2，所述晶振Y2的第一端与所述控制芯片U4的系统时钟振荡输入端XIN电性连接，所述晶振Y2的第二端与所述控制芯片U4的系统时钟振荡输出端XOUT电性连接；

电容C4，所述电容C4连接于所述晶振Y2的第一端与地之间；

电容C5，所述电容C5连接于所述晶振Y2的第二端与地之间。

Images