CN212906332U - 一种基于国产射频芯片的高性能读写器模块 - Google Patents

Abstract

本实用新型公开了一种基于国产射频芯片的高性能读写器模块，包括PCB板，所述PCB板上分布有读写器芯片、射频功率放大器、耦合器及天线，所述读写器芯片位于所述PCB板的中下部，所述射频功率放大器位于所述PCB板的中上部，所述耦合器位于所述PCB板的右上部，且所述耦合器向下倾斜布置，所述天线位于的所述耦合器的右侧。本实用新型通过改变电路中元件的位置关系，使得读写器芯片、射频功率放大器及耦合器之间的连接走线长度最短，从而降低功率的损失，增强天线信号的收发性能。

Description

一种基于国产射频芯片的高性能读写器模块

技术领域

本实用新型涉及超高频射频电路优化领域，具体的说，是涉及一种基于国产射频芯片的高性能读写器模块。

背景技术

超高频读写器是一种采用射频识别技术，结合专有的高效信号处理算法，在保持高识别的同时，实现对电子标签的快速读写处理，可以应用于物流、门禁、防伪、无人零售及生产过程控制等多种无线射频识别系统。

随着超高频读写器的广泛使用，人们对超高频的读写器的信号收发性能要求越来越高，传统的超高频读写器读取距离不够远，多标签盘点能力不强，不能满足应用系统的要求，通过一个阅读器挂多个天线的方法增强天线的收发和接收能力，但这种方法受到硬件性能的限制。

以上不足，有待改善。

发明内容

为了克服现有的技术的不足， 本实用新型提供一种基于国产射频芯片的高性能读写器模块。

本实用新型技术方案如下所述：

一种基于国产射频芯片的高性能读写器模块，包括PCB板，其特征在于，所述PCB板上分布有读写器芯片、射频功率放大器、耦合器及天线，所述读写器芯片位于所述PCB板的中下部，所述射频功率放大器位于所述PCB板的中上部，所述耦合器位于所述PCB板的右上部，且所述耦合器向下倾斜布置，所述天线位于的所述耦合器的右侧。

根据上述方案的本实用新型，其特征在于，所述读写器芯片的几何中心点、所述射频功率放大器的几何中心点及所述耦合器的几何中心点两两连线后形成一个环形。

根据上述方案的本实用新型，其特征在于，所述读写器芯片通过发射射频线与所述射频功率放大器连接，所述射频功率放大器通过功放射频线与所述耦合器的第一端连接，所述耦合器的第二端通过天线射频线与所述天线连接，所述耦合器的第三端通过载波抵消射频线与所述读写器芯片连接，所述耦合器的第四端通过接收射频线与所述读写器芯片连接。

进一步的，其特征在于，所述发射射频线、所述功放射频线、所述天线射频线、所述载波抵消射频线及所述接收射频线拐角处的走线均为弧形走线。

根据上述方案的本实用新型，其特征在于，所述PCB板上还分布有ARM处理器，所述ARM处理器位于所述PCB板的左中部。

进一步的，其特征在于，所述ARM处理器分别与所述读写器芯片和上位机连接。

根据上述方案的本实用新型，其特征在于，所述读写器芯片为IPAT2000超高频读写器芯片。

根据上述方案的本实用新型，本实用新型的有益效果在于：

1、本实用新型通过将读写器芯片布置在PCB板的中下部，射频功率放大器布置在PCB板的中上部，耦合器布置在PCB板的右上部，使得读写器芯片、射频功率放大器及耦合器之间的连接走线长度最短，从而降低功率的损失，增强天线信号的收发性能；

2、读写器芯片位于PCB板的中下部，无论是发射信号出去还是接收信号回来，走线都是最短的；

3、耦合器位于PCB板的右上部，使得耦合器的四路信号到相应的位置都是最短的距离；

4、发射射频线、功放射频线、天线射频线、载波抵消射频线及接收射频线拐角处的走线均为弧形走线，没有折角，保证信号没有衰减。

附图说明

图1为本实用新型PCB布局结构的示意图；

图2为本实用新型信号传递的示意图；

在图中，附图标志如下：

1、PCB板；2、读写器芯片；3、射频功率放大器；4、耦合器；5、天线；6、ARM处理器；7、上位机；21、发射射频线；22、载波抵消射频线；23、接收射频线；31、功放射频线； 41、天线射频线。

具体实施方式

为了使本实用新型所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。

需要说明的是，当一个部件被称为“连接于”另一个部件，它可以是直接或者间接连接至该另一个部件上。术语“上”、“下”、“左”、“右”、“中”等指示的方位或位置为基于附图所示的方位或位置，仅是为了便于描述，不能理解为对本技术方案的限制。术语“第一”、“第二”、“第三”、“第四”仅用于便于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明技术特征的数量。

如图1所示，一种基于国产射频芯片的高性能读写器模块，包括PCB板1，PCB板1上分布有读写器芯片2、射频功率放大器3、耦合器4、天线5及ARM处理器6，读写器芯片2位于PCB板1的中下部，射频功率放大器3位于PCB板1的中上部，耦合器4位于PCB板1的右上部，且耦合器4向下倾斜布置，天线5位于的耦合器4的右侧，ARM处理器6位于PCB板1的左中部，读写器芯片2的几何中心点、射频功率放大器3的几何中心点及耦合器4的几何中心点两两连线后形成一个环形。本实用新型通过将读写器芯片2布置在PCB板1的中下部，射频功率放大器3布置在PCB板1的中上部，耦合器4布置在PCB板1的右上部，使得读写器芯片2、射频功率放大器3及耦合器4之间的连接走线长度最短，从而降低功率的损失，增强天线信号的收发性能；读写器芯片2位于PCB板1的中下部，无论是发射信号出去还是接收信号回来，走线都是最短的；耦合器4位于PCB板1的右上部，使得耦合器4的四路信号到相应的位置都是最短的距离。

在本实施例中，读写器芯片2通过发射射频线21与射频功率放大器3连接；射频功率放大器3通过功放射频线31与耦合器4的第一端连接；耦合器4的第二端通过天线射频线41与天线5连接，用于发射信号和接收信号；耦合器4的第三端通过载波抵消射频线22与读写器芯片2连接，起到载波抵消作用；耦合器4的第四端通过接收射频线23与读写器芯片2连接，把返回信号发送到读写器芯片2；ARM处理器6分别与读写器芯片2和上位机7连接。

优选的，发射射频线21、功放射频线31、天线射频线41、载波抵消射频线22及接收射频线23拐角处的走线均为弧形走线，没有折角，保证信号没有衰减。

在本实施例中，读写器芯片2为IPAT2000超高频读写器芯片。

如图2所示，本实用新型的信号传递过程如下：

接收信号时，首先天线5将接收到的信号直接传输给耦合器4，其次耦合器4通过接收射频线23将信号传输至PR9200超高频读写器芯片，因耦合器4与PR9200超高频读写器芯片之间还设置有载波抵消射频线22，可以利用波形抵消的原理防止了对信号的干扰，再次R2000超高频读写器芯片调制信号后将信号传输给ARM处理器6，最后ARM处理器6根据指令将接收到的数据返回至上位机7。

发射信号时，首先上位机7将指令发送至ARM处理器6，其次ARM处理器6根据指令将发射的信号传输至PR9200超高频读写器芯片2，再次PR9200超高频读写器芯片2通过发射射频线21把射频信号传输到射频功率放大器3，将原本很小的信号进行放大，再次射频功率放大器3将放大后的信号通过功放射频线31传输至耦合器4，最后耦合器4将信号传输至天线5发出。

应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本实用新型所附权利要求的保护范围。

上面结合附图对本实用新型专利进行了示例性的描述，显然本实用新型专利的实现并不受上述方式的限制，只要采用了本实用新型专利的方法构思和技术方案进行的各种改进，或未经改进将本实用新型专利的构思和技术方案直接应用于其它场合的，均在本实用新型的保护范围内。

Claims (7)

1.一种基于国产射频芯片的高性能读写器模块，包括PCB板，其特征在于，所述PCB板上分布有读写器芯片、射频功率放大器、耦合器及天线，所述读写器芯片位于所述PCB板的中下部，所述射频功率放大器位于所述PCB板的中上部，所述耦合器位于所述PCB板的右上部，且所述耦合器向下倾斜布置，所述天线位于的所述耦合器的右侧。

2.根据权利要求1所述的基于国产射频芯片的高性能读写器模块，其特征在于，所述读写器芯片的几何中心点、所述射频功率放大器的几何中心点及所述耦合器的几何中心点两两连线后形成一个环形。

3.根据权利要求1所述的基于国产射频芯片的高性能读写器模块，其特征在于，所述读写器芯片通过发射射频线与所述射频功率放大器连接，所述射频功率放大器通过功放射频线与所述耦合器的第一端连接，所述耦合器的第二端通过天线射频线与所述天线连接，所述耦合器的第三端通过载波抵消射频线与所述读写器芯片连接，所述耦合器的第四端通过接收射频线与所述读写器芯片连接。

4.根据权利要求3所述的基于国产射频芯片的高性能读写器模块，其特征在于，所述发射射频线、所述功放射频线、所述天线射频线、所述载波抵消射频线及所述接收射频线拐角处的走线均为弧形走线。

5.根据权利要求1所述的基于国产射频芯片的高性能读写器模块，其特征在于，所述PCB板上还分布有ARM处理器，所述ARM处理器位于所述PCB板的左中部。

6.根据权利要求5所述的基于国产射频芯片的高性能读写器模块，其特征在于，所述ARM处理器分别与所述读写器芯片和上位机连接。

7.根据权利要求1所述的基于国产射频芯片的高性能读写器模块，其特征在于，所述读写器芯片为IPAT2000超高频读写器芯片。

Images