CN212811861U - 一种支持音视频独立切换的拼接处理器 - Google Patents
一种支持音视频独立切换的拼接处理器 Download PDFInfo
- Publication number
- CN212811861U CN212811861U CN202021922915.5U CN202021922915U CN212811861U CN 212811861 U CN212811861 U CN 212811861U CN 202021922915 U CN202021922915 U CN 202021922915U CN 212811861 U CN212811861 U CN 212811861U
- Authority
- CN
- China
- Prior art keywords
- output
- interface
- board
- video
- fpga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Television Receiver Circuits (AREA)
Abstract
本实用新型公开了一种支持音视频独立切换的拼接处理器,属于拼接处理器领域,拼接处理器包括背板、用于音视频数据压缩的FPGA输入板,用于音视频数据解压的FPGA输出板、第一接口芯片板以及第二接口芯片板,第二接口芯片板包括输出视频接口电路以及输出音频分离电路,所述FPGA输入板与所述背板的输入端电连接,所述FPGA输出板与所述背板的输出端电连接,所述第一接口芯片板与所述FPGA输入板电连接,所述FPGA输出板的第一输出接口与所述输出视频接口电路电连接,所述FPGA输出板的第二输出接口与所述输出音频分离电路电连接。本实用新型提供的拼接处理器,其支持独立音频切换、独立视频切换、音视频分离、音频与视频融合等功能。
Description
技术领域
本实用新型涉及拼接处理器领域,尤其涉及一种支持音视频独立切换的拼接处理器。
背景技术
视频拼接控制器是一种视频处理及控制设备,其早期主要功能是将一路视频信号分割为多个显示单元并输出至多个显示终端进行显示,其后期逐步为多屏幕互动以及拼接提供了更多场景应用,广泛应用于监控系统及巨幅广告中。
中国专利文献公开号CN209375799U公开了一种基于视频信号解码的拼接处理器,包括图像处理器,图像处理器的输入端连接视频解码器,图像处理器的输出端连接视频驱动器,视频驱动器通过驱屏信号接口连接拼接屏,视频解码器还具有多个视频输入通道,图像处理器还与存储器和时钟发生器连接,图像处理器的输入端设置有压缩器和无线模块,压缩器将视频输入数据压缩后传输给无线模块,无线模块将视频输入数据转变为无线通信信号发射,并传输给视频解码器,视频解码器用于解码接收到的数据信号并将解码后视频数据传输给图像处理器,图像处理器的外壳上设置有用于安置拼接处理器的移动安装件。这种多屏拼接处理器仅仅是对视频数据进行处理,但某些场所下,用户仅仅需要音频或者仅仅需要视频,此时这种拼接处理器就很难实用这一类用户的需求。
实用新型内容
为了克服现有技术的缺陷,本实用新型所要解决的技术问题在于提出一种支持音视频独立切换的拼接处理器,其支持独立音频切换、独立视频切换、音视频分离、音频与视频融合等功能,从而满足不同用户的不同需求。
为达此目的,本实用新型采用以下技术方案:
本实用新型提供的一种支持音视频独立切换的拼接处理器,包括背板、用于音视频数据压缩的FPGA输入板,用于音视频数据解压的FPGA输出板、第一接口芯片板以及第二接口芯片板,第二接口芯片板包括输出视频接口电路以及输出音频分离电路,所述FPGA输入板与所述背板的输入端电连接,所述 FPGA输出板与所述背板的输出端电连接,所述第一接口芯片板与所述FPGA输入板电连接,所述FPGA输出板的第一输出接口与所述输出视频接口电路电连接,所述FPGA输出板的第二输出接口与所述输出音频分离电路电连接。
本实用新型优选地技术方案在于,所述第一接口芯片板包括接收器及集成接口,所述接收器的信号输入端与所述集成接口电连接,所述接收器的信号输出端与所述FPGA输入板电连接,所述接收器的型号配置为ADV7611。
本实用新型优选地技术方案在于,所述集成接口配置为HDMI接口、DVI 接口以及VGA接口中的一种或者多种。
本实用新型优选地技术方案在于,所述输出视频接口电路包括高清输出芯片、及HDMI接口,所述高清输出芯片的信号输出端与所述HDMI接口电连接,所述高清输出芯片的信号输入端与所述FPGA输出板电连接,所述高清输出芯片的型号配置为EP952K。
本实用新型优选地技术方案在于,所述输出音频分离电路包括解码芯片,所述解码芯片的信号输入端与所述FPGA输出板电连接,所述解码芯片的型号配置为PCM5102A。
本实用新型优选地技术方案在于,还包括MUC主控板,所述MUC主控板与所述背板电连接。
本实用新型的有益效果为:
本实用新型提供的支持音视频独立切换的拼接处理器,通过FPGA输入板、 FPGA输出板、第一接口芯片板以及第二接口芯片板能够实现对视频及音频信号的分离,通过输出视频接口电路及输出音频分离电路能够实现音频信号及视频信号的单独输出,由此可见,本申请提供的拼接处理器能够进行音频信号及视频信号的独立切换及分离,同时也支持音视频融合输出。
附图说明
图1是本实用新型具体实施方式中提供的支持音视频独立切换的拼接处理器的结构图;
图2是本实用新型具体实施方式中提供的第一接口芯片板的电路图;
图3是本实用新型具体实施方式中提供的输出视频接口电路的电路图;
图4是本实用新型具体实施方式中提供的输出音频分离电路的电路图。
图中:
1、背板;2、FPGA输入板;3、FPGA输出板;4、第一接口芯片板;5、第二接口芯片板;51、输出视频接口电路;52、输出音频分离电路;6、MUC 主控板。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本实用新型的技术方案。
实施例一
如图1所示,本实施例中提供的支持音视频独立切换的拼接处理器,包括背板1、MUC主控板6、用于音视频数据压缩的FPGA输入板2、用于音视频数据解压的FPGA输出板3、第一接口芯片板4以及第二接口芯片板5,第二接口芯片板5包括输出视频接口电路51以及输出音频分离电路52,FPGA输入板2与背板1的输入端电连接,FPGA输出板3与背板1的输出端电连接,第一接口芯片板4与FPGA输入板2电连接,FPGA输出板3的第一输出接口与输出视频接口电路51电连接,FPGA输出板3的第二输出接口与输出音频分离电路 52电连接,MUC主控板6与背板1电连接,背板1受控于MUC主控板6。通过FPGA输入板2、FPGA输出板3、第一接口芯片板4以及第二接口芯片板5 能够实现对视频及音频信号的分离,通过输出视频接口电路51及输出音频分离电路52能够实现音频信号及视频信号的单独输出,因此本实施例中提供的支持音视频独立切换的拼接处理器既能够支持音视频信号的分离及独立输出。
如图2所示,为了便于音视频信号的输入,进一步地,第一接口芯片板4 包括接收器及集成接口,接收器的信号输入端与集成接口电连接,接收器的信号输出端与FPGA输入板2电连接,接收器的型号配置为ADV7611。ADV7611 常常用于HDMI信号的接收,当接收其他类型时,可以通过第一接口芯片板4 对信号进行转换,从而统一称为HDMI信号。进一步优选地,集成接口配置为 HDMI接口、DVI接口以及VGA接口中的一种或者多种,HDMI、DVI以及VGA是三种常用的音视频接口,采用常用接口能增强本实施例提供的拼接处理器的通用性。
如图3所示,为了便于视频信号进行独立输出,进一步地,输出视频接口电路51包括高清输出芯片、及HDMI接口,高清输出芯片的信号输出端与HDMI 接口电连接,高清输出芯片的信号输入端与FPGA输出板3电连接,高清输出芯片的型号配置为EP952K。通过EP952K芯片能够实现高清视频信号的输出,由于设置了独立的输出视频接口电路51,故可以实现视频信号的单独输出。
如图4所示,为了便于音频信号进行独立输出,进一步地,输出音频分离电路52包括解码芯片,解码芯片的信号输入端与FPGA输出板3电连接,解码芯片的型号配置为PCM5102A。通过PCM5102A芯片能够实现音频信号的解码,使得音频信号输出后能够通过播音器进行播放,由于设置了独立的输出音频分离电路52,故可以实现音频信号的单独输出。
本实用新型是通过优选实施例进行描述的,本领域技术人员知悉,在不脱离本实用新型的精神和范围的情况下,可以对这些特征和实施例进行各种改变或等效替换。本实用新型不受此处所公开的具体实施例的限制,其他落入本申请的权利要求内的实施例都属于本实用新型保护的范围。
Claims (6)
1.一种支持音视频独立切换的拼接处理器,其特征在于:
包括背板(1)、用于音视频数据压缩的FPGA输入板(2),用于音视频数据解压的FPGA输出板(3)、第一接口芯片板(4)以及第二接口芯片板(5);
第二接口芯片板(5)包括输出视频接口电路(51)以及输出音频分离电路(52);
所述FPGA输入板(2)与所述背板(1)的输入端电连接;
所述FPGA输出板(3)与所述背板(1)的输出端电连接;
所述第一接口芯片板(4)与所述FPGA输入板(2)电连接;
所述FPGA输出板(3)的第一输出接口与所述输出视频接口电路(51)电连接,所述FPGA输出板(3)的第二输出接口与所述输出音频分离电路(52)电连接。
2.根据权利要求1所述的支持音视频独立切换的拼接处理器,其特征在于:
所述第一接口芯片板(4)包括接收器及集成接口;
所述接收器的信号输入端与所述集成接口电连接,所述接收器的信号输出端与所述FPGA输入板(2)电连接,所述接收器的型号配置为ADV7611。
3.根据权利要求2所述的支持音视频独立切换的拼接处理器,其特征在于:
所述集成接口配置为HDMI接口、DVI接口以及VGA接口中的一种或者多种。
4.根据权利要求1所述的支持音视频独立切换的拼接处理器,其特征在于:
所述输出视频接口电路(51)包括高清输出芯片、及HDMI接口;
所述高清输出芯片的信号输出端与所述HDMI接口电连接,所述高清输出芯片的信号输入端与所述FPGA输出板(3)电连接;
所述高清输出芯片的型号配置为EP952K。
5.根据权利要求1所述的支持音视频独立切换的拼接处理器,其特征在于:
所述输出音频分离电路(52)包括解码芯片;
所述解码芯片的信号输入端与所述FPGA输出板(3)电连接;
所述解码芯片的型号配置为PCM5102A。
6.根据权利要求1所述的支持音视频独立切换的拼接处理器,其特征在于:
还包括MUC主控板(6);
所述MUC主控板(6)与所述背板(1)电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021922915.5U CN212811861U (zh) | 2020-09-03 | 2020-09-03 | 一种支持音视频独立切换的拼接处理器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021922915.5U CN212811861U (zh) | 2020-09-03 | 2020-09-03 | 一种支持音视频独立切换的拼接处理器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN212811861U true CN212811861U (zh) | 2021-03-26 |
Family
ID=75089359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202021922915.5U Active CN212811861U (zh) | 2020-09-03 | 2020-09-03 | 一种支持音视频独立切换的拼接处理器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN212811861U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113114298A (zh) * | 2021-03-31 | 2021-07-13 | 德氪微电子(深圳)有限公司 | 一种采用毫米波通讯的显示装置 |
CN116343699A (zh) * | 2023-02-16 | 2023-06-27 | 深圳市羿智科技有限公司 | 一种显示屏驱动系统 |
-
2020
- 2020-09-03 CN CN202021922915.5U patent/CN212811861U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113114298A (zh) * | 2021-03-31 | 2021-07-13 | 德氪微电子(深圳)有限公司 | 一种采用毫米波通讯的显示装置 |
CN116343699A (zh) * | 2023-02-16 | 2023-06-27 | 深圳市羿智科技有限公司 | 一种显示屏驱动系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN212811861U (zh) | 一种支持音视频独立切换的拼接处理器 | |
CN202907110U (zh) | 分体式电视及应用于所述分体式电视的控制盒 | |
CN102883199A (zh) | 分体式电视及应用于所述分体式电视的控制盒 | |
CN201577135U (zh) | 一种多输入格式高速率矩阵 | |
US20240028289A1 (en) | Millimeter-wave communication chip, display device, and method | |
CN111386700A (zh) | 多功能接收设备和会议系统 | |
KR20010003738A (ko) | 복수의 디코더를 이용하여 pip를 구현하는 디지털방송수신기 | |
CN205105347U (zh) | 视频的无线传输设备、视频播放设备及系统 | |
CN106210843A (zh) | 电视的播放处理方法及装置 | |
KR20030058118A (ko) | 디지털 티브이 셋탑박스와 플라즈마 디스플레이 장치간의무선 접속 장치 | |
CN207802170U (zh) | 一种多路hdmi接口编解码器终端系统 | |
JP5317693B2 (ja) | 高精細度及び標準精細度のデジタルテレビジョンデコーダ | |
CN202907109U (zh) | 分体式电视的总线 | |
CN215072733U (zh) | 解码设备和分布式系统 | |
US20130002946A1 (en) | Video signal sending apparatus, receiving apparatus, and transmission method thereof | |
CN102883198A (zh) | 分体式电视的总线 | |
CN208369735U (zh) | 一种基于无线传输的视频拼接器 | |
US20040160531A1 (en) | Method for switching signal input based on device capability | |
US20080198937A1 (en) | Video Processing Data Provisioning | |
US7451471B1 (en) | Local video and audio network with optical data line | |
CN212381296U (zh) | 一种支持双转码输出的avs+专业卫星电视接收机 | |
US20040205254A1 (en) | System for media capture and processing and method thereof | |
CN204334854U (zh) | 卫星机顶盒 | |
CN113763969B (zh) | 信号处理系统及远端设备 | |
CN114710639B (zh) | 一种视频信号的转换系统、方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |