CN212677157U - 一种微基站射频前端 - Google Patents

Abstract

本实用新型公开了一种微基站射频前端，包括数字预失真器、射频收发器和射频前端单元；所述数字预失真器包括MCPU控制单元、FPGA单元和时钟单元；所述FPGA单元分别与所述MCPU控制单元和时钟单元连接；所述射频收发器分别与所述MCPU控制单元、FPGA单元和时钟单元连接；所述射频前端单元包括信号发射/接收电路和MMIC芯片；所述MMIC芯片集成有依次连接的第一射频开关、低噪声放大器和第一增益放大器；所述信号发射/接收电路一端与所述射频收发器连接，另一端分别与所述第一射频开关和所述射频收发器连接；利用MMIC集成取代原有的分立元件，缩小了产品所占空间，信号发射/接收电路与两端都与射频收发机连接形成闭环，实现了对数字预失真器的采样反馈。

Description

一种微基站射频前端

技术领域

本实用新型涉及通信领域，尤其涉及一种微基站射频前端。

背景技术

随着5G通信时代的到来，5G成为业界最为火热的关键词，全民皆谈5G，各个国家都在加快脚步进行5G网络的建设。5G作为国家战略的重要组成部分，对我国实现经济高质量发展具有重要意义。随着中国5G运营商牌照的下发，各个运营商及其设备厂家已大力推进设备的研发及其网络的建设，其中，5G基站是5G普及不可或缺的一环。由于5G频率高，在远距离传输时损耗大，且容易因障碍物导致能量损失，故5G网络的搭建不仅需要宏基站的建设，更需要大数量的微基站进行组网；故5G基站设备规划包含了5G宏基站设备和5G微基站设备。5G微基站设备主要应用场景在于室分覆盖，其频率资源大部分集中在 3.5G频段上，且其应用带宽大、具有多输入多输出的应用形态，实际应用覆盖时，需要远大于4G覆盖时的设备数量需求；因为数量的激增，为控制网络覆盖的成本，必然需要对微基站设备体积、功耗、成本等各方面有严格的要求。

在微基站构成中，射频前端是其中重要的组成部分，其功耗、体积和成本在微基站设备中占据较大的配比，射频前端的优劣对微基站的优劣有着较大的影响，进一步对5G室分建设也具有较大影响。而现有的基站的功率放大器一般采用高线性PA管，效率低，功耗大，在5G更多通道MIMO(multiple-in multiple-out，多输入多输出)的应用场景下，造成设备的耗散高、发热大，需要更大的散热面积，从而造成设备的尺寸变大，进而增加了成本，而在板级的微功率设备上，此缺点会更加凸显；并且，现有的微功率基站系统射频前端的射频元器件采用分立元件方式，射频开关、LNA(low noise amplifier，低噪声放大器)、增益放大器等均是个体元器件，其在板级系统布局时必然需要更改面积，会造成PCB成本增加，结构尺寸增大，当所需通道增多，此缺点也越明显，使设备整体成本增加。

实用新型内容

本实用新型所要解决的技术问题是：提供一种微基站射频前端，有效减少微基站占用体积及功耗，节约设备成本。

为了解决上述技术问题，本实用新型采用的技术方案为：

一种微基站射频前端，包括数字预失真器、射频收发器和射频前端单元；

所述数字预失真器包括MCPU控制单元、FPGA单元和时钟单元；

所述FPGA单元分别与所述MCPU控制单元和时钟单元连接；

所述射频收发器分别与所述MCPU控制单元、FPGA单元和时钟单元连接；

所述射频前端单元包括信号发射/接收电路和MMIC芯片；

所述MMIC芯片集成有依次连接的第一射频开关、低噪声放大器和第一增益放大器；

所述信号发射/接收电路一端与所述射频收发器连接，另一端分别与所述第一射频开关和所述射频收发器连接。

本实用新型的有益效果在于：采用MCPU控制单元、FPGA单元和时钟单元实现了数字预失真，将射频开关、低噪声放大器及增益放大器集成在MMIC 上，将信号发射/接收电路一端与射频收发器连接，实现了数字预失真的反馈，并且用MMIC取代了分立器件的方案，采用高度集成的MMIC芯片替代原先的射频开关、低噪声放大器、增益放大器的方案，并且搭配DPD预失真器使用，无需使用高线性的功率放大器，能够降低射频单元的功耗，从而降低了对散热模块的要求，有效减小了射频单元的体积，从而减少了微基站的体积，同时，用一个MMIC实现集成，代替之前的个体元器件，实现了成本的减少并通过高度集成实现了微基站占用体积的减小，能够在5G微基站布局数量大的情况下有效控制成本，并且此方案能够用于现有的4G小基站(Small Cell)。

附图说明

图1为本实用新型实施例的一种微基站射频前端的结构示意图；

图2为本实用新型实施例的一种射频前端单元结构示意图。

具体实施方式

请参照图1以及图2，一种微基站射频前端，包括数字预失真器、射频收发器和射频前端单元；

所述数字预失真器包括MCPU控制单元、FPGA单元和时钟单元；

所述FPGA单元分别与所述MCPU控制单元和时钟单元连接；

所述射频收发器分别与所述MCPU控制单元、FPGA单元和时钟单元连接；

所述射频前端单元包括信号发射/接收电路和MMIC芯片；

所述MMIC芯片集成有依次连接的第一射频开关、低噪声放大器和第一增益放大器；

所述信号发射/接收电路一端与所述射频收发器连接，另一端分别与所述第一射频开关和所述射频收发器连接。

从上述描述可知，本实用新型的有益效果在于：采用MCPU控制单元、FPGA 单元和时钟单元实现了数字预失真，将射频开关、低噪声放大器及增益放大器集成在MMIC上，将信号发射/接收电路一端与射频收发器连接，实现了数字预失真的反馈，并且用MMIC取代了分立器件的方案，采用高度集成的MMIC芯片替代原先的射频开关、低噪声放大器、增益放大器的方案，并且搭配DPD预失真器使用，无需使用高线性的功率放大器，能够降低射频单元的功耗，从而降低了对散热模块的要求，有效减小了射频单元的体积，从而减少了微基站的体积，同时，用一个MMIC实现集成，代替之前的个体元器件，实现了成本的减少并通过高度集成实现了微基站占用体积的减小，能够在5G微基站布局数量大的情况下有效控制成本，并且此方案能够用于现有的4G小基站(Small Cell)。

进一步的，所述射频前端单元还包括天线模块，所述天线模块包括第一滤波器、第二射频开关、微带天线和SMA接头；

所述第一滤波器的一端与所述第一增益放大器连接，另一端与所述第二射频开关的一端连接；

所述第二射频开关的另一端分别与所述微带天线和SMA接头连接。

由上述描述可知，天线模块设置第二射频开关，第二射频开关一端分别与微带天线和SMA接头连接，能够在不同的天线之间切换，满足不同场景的使用需求，内置微带天线可以采用PCB微带天线，以SMT贴装方式实现不同频段天线振子的快速切换，使天线模块整体成本降低且灵活性强。

进一步的，包括多个信号发射/接收电路以及多个天线模块；

所述MMIC芯片包括多路独立的通道，每一通道包括依次连接的第一射频开关、低噪声放大器和第一增益放大器；

每一个信号发射/接收电路、MMIC芯片的通道和天线模块一一对应。

由上述描述可知，能够支持多个信号发射/接收电路，每个信号发射/接收电路、MMIC芯片的通道及天线模块一一对应，确保了多路信号发射/接收电路之间的信号传递不会互相影响干扰，保证了信号传输的稳定性与可靠性。

进一步的，还包括第三射频开关；

所述信号发射电路包括依次连接的第二增益放大器、带通滤波器、功率放大器和耦合电路；

所述第二增益放大器的输入端与所述射频收发器的下行链路输出接口连接；

所述耦合电路的输出端分别与所述第三射频开关的输入端及第一射频开关的下行链路输入接口连接；

所述第三射频开关的输出端与所述射频收发器的反馈采样接口连接。

由上述描述可知，信号发射电路通过第二增益放大器对信号进行增益放大，并通过带通滤波器实现对杂散信号的抑制，最后经过功率放大器，实现对信号的进一步放大，同时，通过耦合电路与第三射频开关输入端连接，第三射频开关输出端与射频收发机连接，实现将发射电路的反馈信号发送到数字预失真器，实现对数字预失真器的优化，与第一射频开关的下行链路输出接口连接，实现与信号接收电路的隔离，进一步确保了信号传输的稳定性。

进一步的，所述信号发射电路还包括单向器；

所述耦合电路通过所述单向器与所述第一射频开关的下行链路输入接口连接。

由上述描述可知，耦合电路通过单向器与第一射频开关的下行链路输入接口连接，单向器能够改善功率放大器端口的射频阻抗并且提供反向隔离保护，进而降低信号采样的失真率，提高功率放大器的可靠性。

进一步的，所述信号发射/接收电路包括信号接收电路；

所述信号接收电路包括第二滤波器，所述第二滤波器的输入端与所述第一射频开关信号的上行链路输出接口连接；

所述第二滤波器的输出端与所述射频收发器的上行链路输入接口连接。

由上述描述可知，信号接收电路与第一射频开关信号的上行链路输出接口连接，在第一射频开关上信号发射电路与信号接收电路对应不同的接口，相互独立，保证了两路信号的传送互不干扰，经第二滤波器后与射频收发器上行链路输入接口连接，进一步排除了信号传递过程中的干扰项。

进一步的，还包括时分双工时序驱动电路，所述时分双工时序驱动电路的一端分别与所述信号发射/接收电路和MMIC芯片中的第一射频开关、低噪声放大器以及第一增益放大器连接。

由上述描述可知，采用时分双工系统，能够节约频谱资源，与信号发射/接收电路连接和MMIC芯片中的第一射频开关、低噪声放大器及第一增益放大器连接，能够单独控制每一路信号发射/接收电路，提高了系统的灵活性。

进一步的，所述MMIC芯片的型号为ADRF5545A或QPB9348。

由上述描述可知，此型号芯片采用双通道配置，在高集成的情况下能够进一步降低芯片的使用数量，进而减少设备体积。

进一步的，所述第一滤波器为体声波滤波器或薄膜腔声谐振滤波器或介质滤波器。

由上述描述可知，体声波滤波器、薄膜腔声谐振滤波器或介质滤波器的体积小、功率大，能够在节约空间的同时满足上行接收和下行发射的功率需求。

进一步的，所述功率放大器的型号为SKY66318-21。

由上述描述可知，此型号功率放大器高度集成，且能够用于更宽的带宽，适用于5G环境下微基站布局。

请参照图1及图2，本实用新型的实施例一为：

一种微基站射频前端，包括数字预失真器、射频收发器和射频前端单元；

所述数字预失真器包括MCPU(multiple central processing unit，多中央处理装置)控制单元、FPGA(Field Programmable Gate Array，现场可编辑逻辑门阵列)单元和时钟单元；

所述MCPU控制单元实现对FPGA单元、射频收发机及时钟电路的初始配置、协议监控及环境参量采样；

所述FPGA单元分别与所述MCPU控制单元和时钟单元连接，实现数字信号处理、CPRI(Common Public Radio Interface，通用公共无线电接口)传输， CFR(射频波峰因子消减)及DPD(Digital Pre-Distortion，数字预失真)处理；

所述时钟电路提供时钟信号，以使得所述FPGA单元及射频收发器根据所述时钟信号完成同步矫正；

所述射频收发器分别与所述MCPU控制单元、FPGA单元和时钟单元连接，包括ADC(模数转换器)、DAC(数模转换器)、PLL(Phase Locked Loop，锁相环)模块、MIXER(混频器)、增益放大器及衰减器，实现变频、模数转换、数模转换，并且能够同时支持多个射频前端单元；

具体的，所述射频收发器型号为ADRV937X系列，在一种可选的实施方式中，所述射频收发器的型号为ADRV9379；

所述射频前端单元包括信号发射/接收电路、MMIC(Monolithic MicrowaveIntegrated Circuit单片微波集成电路)芯片及天线模块；

所述MMIC芯片集成有依次连接的第一射频开关、低噪声放大器和第一增益放大器；

在一种可选的实施方式中，所述MMIC芯片型号为ADRF5545A或 QPB9348；

还包括时分双工时序驱动电路，所述时分双工时序驱动电路的一端分别与所述信号发射/接收电路和MMIC芯片中的第一射频开关、低噪声放大器以及第一增益放大器连接，能够单独控制每个信号发射/接收电路，并设有发射/接收互斥，能够预防发射电路和接收电路同时开启链路自激；

在一种可选的实施方式中，所述射频前端单元包括多个信号发射/接收电路以及多个天线模块；

其中，所述射频前端单元一般包括2个以上的信号发射/接收电路；

所述MMIC芯片包括多路独立的通道，每一通道包括依次连接的第一射频开关、低噪声放大器和第一增益放大器；

每一个信号发射/接收电路、MMIC芯片的通道和天线模块一一对应；

所述信号发射/接收电路一端与所述射频收发器连接，另一端分别与所述第一射频开关和所述射频收发器连接；

所述信号发射/接收电路包括信号发射电路、信号接收电路和第三射频开关；

所述信号发射电路包括依次连接的第二增益放大器、带通滤波器、功率放大器、耦合电路和单向器；

所述第二增益放大器的输入端与所述射频收发器的下行链路输出接口连接；

所述带通滤波器能够实现需求带宽信号3倍以上的信号带宽通道，且具有较好的平坦度，能够实现对远带的杂散信号的抑制；

所述功率放大器采用GaAs(砷化镓)MMIC集成实现，使用低压5V(伏) 供电，匹配50Ω(欧)射频阻抗，具有35dB(分贝)增益及高达4W以上的P3dB，效率可达23％，相对于达成同样效果的高线性管降低25％左右的耗散，并且减小了体积；

在一种可选的实施方式中，所述功率放大器型号为SKY66318-21；

所述耦合电路的输出端分别与所述第三射频开关的输入端及单向器输入端连接，所述耦合电路采用微带线锯齿耦合，具有较好采样带宽、平坦度及反向隔离度，能够为射频收发器提供低失真信号；

所述第三射频开关的输出端与所述射频收发器的反馈采样接口连接；

在一种可选的实施方式中，所述第三射频开关与所述时分双工时序驱动电路连接，根据需求分时将信号送入射频收发器的反馈采样接口；

所述单向器与所述第一射频开关的下行链路输入接口连接；

所述信号接收电路包括第二滤波器，所述第二滤波器的输入端与所述第一射频开关信号的上行链路输出接口连接；

所述第二滤波器的输出端与所述射频收发器的上行链路输入接口连接；

所述天线模块包括第一滤波器、第二射频开关、微带天线和SMA接头；

所述第一滤波器的一端与所述第一增益放大器连接，另一端与所述第二射频开关的一端连接；

在一种可选的实施方式中，所述第一滤波器为体声波(BAW)滤波器或薄膜腔声谐振(film bulk acoustic resonator，FBAR)滤波器或介质滤波器；

所述第二射频开关的另一端分别与所述微带天线和SMA接头连接，能够在所述微带天线和SMA接头之间切换，所述SMA接头还包括安装检测模块，在切换为SMA接头时，能够判断是否安装外接天线；

所述微带天线为PCB(Printed Circuit Board,印刷电路板)微带天线，采用 SMT(Surface Mounted Technology，表面贴装技术)，能够实现不同频段天线振子的快速切换。

请参照图2，本实用新型的实施例二为：

一种微基站射频前端，其与实施例一的不同之处在于，射频前端单元包括两路信号发射/接收电路T/RX0(信号发射/接收电路0)及T/RX1(信号发射/ 接收电路1)及所述T/RX0和T/RX1对应的天线模块，每一路信号发射/接收电路及其对应的天线模块电路结构一样，即实现两路射频前端单元通道，具体的：

以其中一个射频前端单元通道为例，包括T/RX0，其中下行发射通道TX0 中第二增益放大器输入端与射频收发机下行链路输出端(TX0信号输出端)连接，接收射频收发机发送的TX0信号，通过所述第二增益放大器对所述TX0信号进行增益放大；

所述第二增益放大器输出端与第二带通滤波器输入端连接，所述第二带通滤波器对所述TX0信号进行过滤；

所述第二带通滤波器输出端与所述第二功率放大器输入端连接，所述第二功率放大器对所述TX0信号进行放大；

所述第二功率放大器输出端与第二耦合电路输入端连接，所述第二耦合电路一输出端与第二单向器输入端连接，另一输出端与第三射频开关输入端连接；

所述第三射频开关输出端与所述射频收发机反馈采样接口连接，所述射频收发机接收反馈采样信号ORX；

所述第二单向器输出端与MMIC芯片中第一射频开关的下行链路输入端连接，MMIC的天线输入接口(ANT口)与天线模块连接，将TX0信号传送到 TX0所对应的天线模块进行发射，TX0信号不经过所述MMIC芯片上集成的第一增益放大器及低噪声放大器；

具体的，所述MMIC的天线输入接口与所述TX0所对应的天线模块中第二滤波器的一端连接，所述第二滤波器另一端与第二射频开关一端连接；

所述第二射频开关另一端分别与第二微带天线及第二SMA接头连接；

通过所述第二射频开关在内置天线(第二微带天线)及外置天线(第二SMA 接头)之间进行切换，通过天线实现发射信号的发射；

在通过上行接收通道RX0进行信号的接收时，通过所述天线模块实现对 RX0信号的接收，所述RX0信号通过第二滤波器，进入所述MMIC中第一增益放大器，经由所述第一增益放大器及低噪声放大器完成放大；

所述MMIC上行链路输出端与信号接收电路上行接收通道RX0中第二滤波器输入端连接，所述第二滤波器输出端与所述射频收发机上行链路输入端(RX0 信号输入端)连接，将所述RX0信号送入射频收发机；

以上即实现了一个射频前端单元的信号下行发射及信号上行接收，其余射频前端单元的原理相同；

其中，两个下行发射通道TX0及TX1通道共用一路的ORX ADC反馈采样通道，为增加两个通道之间的隔离度，增加外置的高隔离开关；

在本实施例中，MMIC芯片集成两路功能独立的射频开关、低噪声放大器及增益放大管，封装后的整体尺寸为6×6mm(毫米)，且增益放大管含有旁路功能，可进行高增益模式和低增益模式的配置。

综上所述，本实用新型提供的一种微基站射频前端，通过MCPU控制单元、 FPGA单元和时钟单元之间的连接实现了数字预失真功能，将射频开关、低噪声放大器及增益放大器集成在MMIC上，并将射频前端单元信号发射/接收电路一端与射频收发器连接，实现了对数字预失真结果的反馈；用MMIC取代了分立器件的方案，有效减小了射频前端单元的体积，从而减少了微基站的体积，同时，用一个MMIC实现集成，代替之前的多个个体元器件、实现了成本的减少，搭配DPD预失真器，无需使用高线性的功率放大器，降低了射频单元的功耗，从而降低了对散热模块的要求，通过高度集成实现了微基站占用体积的减小和功耗的减少，同时节约了成本；在MMIC、射频收发器中都为信号发射电路和信号接收电路提供了不同的端口，保证了同一信号发射/接收电路中信号在传输过程中不会互相干扰，且每一个信号发射/接收电路、MMIC芯片的通道和天线模块一一对应，也避免了不同信号发射/接收电路之间的信号干扰；设置时分双工系统，能够对信号的发射和接收进行统一调控，进一步保证了系统的稳定性，在降低成本的同时保证了系统的性能。

以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本实用新型的专利保护范围内。

Claims (10)

1.一种微基站射频前端，其特征在于，包括数字预失真器、射频收发器和射频前端单元；

所述数字预失真器包括MCPU控制单元、FPGA单元和时钟单元；

所述FPGA单元分别与所述MCPU控制单元和时钟单元连接；

所述射频收发器分别与所述MCPU控制单元、FPGA单元和时钟单元连接；

所述射频前端单元包括信号发射/接收电路和MMIC芯片；

所述MMIC芯片集成有依次连接的第一射频开关、低噪声放大器和第一增益放大器；

所述信号发射/接收电路一端与所述射频收发器连接，另一端分别与所述第一射频开关和所述射频收发器连接。

2.根据权利要求1所述的一种微基站射频前端，其特征在于，所述射频前端单元还包括天线模块，所述天线模块包括第一滤波器、第二射频开关、微带天线和SMA接头；

所述第一滤波器的一端与所述第一增益放大器连接，另一端与所述第二射频开关的一端连接；

所述第二射频开关的另一端分别与所述微带天线和SMA接头连接。

3.根据权利要求2所述的一种微基站射频前端，其特征在于，包括多个信号发射/接收电路以及多个天线模块；

所述MMIC芯片包括多路独立的通道，每一通道包括依次连接的第一射频开关、低噪声放大器和第一增益放大器；

每一个信号发射/接收电路、MMIC芯片的通道和天线模块一一对应。

4.根据权利要求1所述的一种微基站射频前端，其特征在于，还包括第三射频开关；

所述信号发射/接收电路包括信号发射电路；

所述信号发射电路包括依次连接的第二增益放大器、带通滤波器、功率放大器和耦合电路；

所述第二增益放大器的输入端与所述射频收发器的下行链路输出接口连接；

所述耦合电路的输出端分别与所述第三射频开关的输入端及第一射频开关的下行链路输入接口连接；

所述第三射频开关的输出端与所述射频收发器的反馈采样接口连接。

5.根据权利要求4所述的一种微基站射频前端，其特征在于，所述信号发射电路还包括单向器；

所述耦合电路通过所述单向器与所述第一射频开关的下行链路输入接口连接。

6.根据权利要求1所述的一种微基站射频前端，其特征在于，所述信号发射/接收电路包括信号接收电路；

所述信号接收电路包括第二滤波器，所述第二滤波器的输入端与所述第一射频开关信号的上行链路输出接口连接；

所述第二滤波器的输出端与所述射频收发器的上行链路输入接口连接。

7.根据权利要求1所述的一种微基站射频前端，其特征在于，还包括时分双工时序驱动电路，所述时分双工时序驱动电路的一端分别与所述信号发射/接收电路和MMIC芯片中的第一射频开关、低噪声放大器以及第一增益放大器连接。

8.根据权利要求1所述的一种微基站射频前端，其特征在于，所述MMIC芯片的型号为ADRF5545A或QPB9348。

9.根据权利要求2所述的一种微基站射频前端，其特征在于，所述第一滤波器为体声波滤波器或薄膜腔声谐振滤波器或介质滤波器。

10.根据权利要求4所述的一种微基站射频前端，其特征在于，所述功率放大器的型号为SKY66318-21。

Images