CN212543685U - 一种双电机同步控制装置 - Google Patents

Abstract

本实用新型实施例公开了一种双电机同步控制装置，涉及机电控制技术领域，能够提高双电机同步控制精度，减小主从电机伺服系统速度环与电流环的响应周期。本实用新型的方法包括：嵌入式控制器、FPGA控制器、主电机驱动电路、从电机驱动电路、主电机、从电机、主电机传感器和从电机传感器；所述嵌入式控制器与FPGA控制器通过总线相连接，所述FPGA控制器分别与所述主电机驱动电路和所述从电机驱动电路相连接，所述主电机与所述主电机驱动电路相连接，所述主电机传感器与所述主电机相连接，所述从电机与所述从电机驱动电路相连接，所述从电机传感器与所述从电机相连接。本实用新型适用于双电机同步控制系统。

Description

一种双电机同步控制装置

技术领域

本实用新型涉及机电控制技术领域，尤其涉及一种双电机同步控制装置，主要可以用于高精度双电机同步控制的场景。

背景技术

双电机同步控制技术是指控制系统能够同时控制驱动两个电机运行，在运行过程中对电机运行状态进行监测，将两电机运行时的同步误差实时反馈到控制系统进行同步误差补偿，通过同步控制器尽可能减小两电机之间的同步误差，提高控制精度。电机同步控制已广泛应用于制造与生产过程自动化控制系统中，电机之间同步控制性能的优劣直接影响系统的可靠性和控制精度。因此，电机同步控制具有非常重要的现实意义与应用价值。

在双电机同步控制系统中一般采用交叉耦合同步控制结构。但交叉耦合同步控制结构存在一定的局限性，系统超调量与快速性这一矛盾始终没有得到解决。

实用新型内容

本实用新型的实施例提供一种双电机同步控制装置，提供了一种与交叉耦合同步控制结构的双电机同步控制系统。

为达到上述目的，本实用新型的实施例采用如下技术方案：

一方面，本实用新型的实施例提供一种双电机同步控制装置，包括：

嵌入式控制器、FPGA控制器、主电机驱动电路、从电机驱动电路、主电机、从电机、主电机传感器和从电机传感器；

所述嵌入式控制器与FPGA控制器通过总线相连接，所述FPGA控制器分别与所述主电机驱动电路和所述从电机驱动电路相连接，所述主电机与所述主电机驱动电路相连接，所述主电机传感器与所述主电机相连接，所述从电机与所述从电机驱动电路相连接，所述从电机传感器与所述从电机相连接。

本实用新型公开一种双电机同步控制装置。采用嵌入式控制器与FPGA控制器的控制架构，运用改进型自抗扰同步控制算法，可以有效提高双电机同步控制精度，减小主从电机伺服系统速度环与电流环的响应周期。具体的，包括嵌入式控制器模块、FPGA控制器模块、主电机模块、从电机模块、主电机传感器模块、从电机传感器模块。其中嵌入式控制器进行伺服系统位置环闭环控制，可进行相关算法研究，提高伺服驱动系统自身精度；嵌入式控制器进行同步控制器算法研究，对主从电机运行过程中的误差进行补偿；FPGA控制器进行伺服系统速度环与电流环硬件闭环控制，利用FPGA控制器高速并行处理能力，提高伺服系统速度环与电流环的响应带宽，有利于同步控制器进行及时的误差补偿；主从电机通过传感器将当前与状态运行相关的数据(运行状态数据)传递给FPGA控制器与嵌入式控制器进行伺服系统闭环控制与同步控制器进行误差补偿。同步控制器中采用改进型自抗扰控制算法进行误差补偿。本实用新型提高同步控制系统的控制精度与鲁棒性，同时提高同步控制系统的响应带宽，实现快速响应。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本实用新型实施例提供的双电机同步控制系统总体框图；

图2为本实用新型实施例提供的双电机同步控制系统的运行原理示意图；

图3为本实用新型实施例采用的一种可能的电源模块DC5V转DC3.3V的电路结构示意图；

图4为本实用新型实施例采用的一种可能的电源模块DC5V转DC1.8V的电路结构示意图；

图5为本实用新型实施例采用的一种可能的电源模块DC5V转DC2.5V的电路结构示意图；

图6为本实用新型实施例采用的一种可能的电源模块DC5V转DC1.2V的电路结构示意图；

图7为本实用新型实施例采用的一种可能的编码器通信模块的电路结构示意图；图8为本实用新型实施例采用的一种可能的用于AD采样的电路结构示意图；

图9为本实用新型实施例采用的一种可能的驱动模块的电路结构原理图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。下文中将详细描述本实用新型的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本实用新型，而不能解释为对本实用新型的限制。本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本实用新型的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的任一单元和全部组合。本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)具有与本实用新型所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样定义，不会用理想化或过于正式的含义来解释。为使本实用新型技术方案的优点更加清楚，下面结合附图和实施例对本实用新型作详细说明。

本实施例中所提及的FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)控制器，指的就是目前已经在很多领域获得广泛应用的FPGA产品。目前，在工业控制领域，FPGA控制器虽然起步较晚，但是发展势头迅猛。基于FPGA控制器的电机控制技术在国外已经得到了很多学者的关注。一些学者为了减轻嵌入式控制器(例如：DSP(数字信号处理)处理器)的计算压力，利用FPGA控制器实现了电机控制系统中的某些必要环节：PWM脉冲调制、光电脉冲编码器接口模块、AD采样接口等，如图8所示的一种常见的AD采样接口，采集主从电机的电压信号，并将其转换为电流值，进行AD变换，将转换结果送入FPGA控制模块，进行伺服系统电流环闭环控制。

系统采用嵌入式控制器与FPGA控制器的控制架构，其中嵌入式控制器完成主从电机伺服系统的位置环控制与同步误差补偿控制，FPGA控制器完成主从电机伺服系统的速度环与电流环硬件闭环控制，此架构极大减小同步误差补偿的滞后时间，提高主从电机伺服系统速度环与电流环的响应周期。此系统设计的改进型自抗扰控制器是将自抗扰控制器中的非线性状态反馈误差控制律用分数阶控制器代替，分数阶控制在响应速度与应用范围上与整数阶PID相比均存在明显优势，分数阶控制器对系统不敏感，鲁棒性较强。分数阶积分改善整数阶积分导致系统响应速度过慢，积分饱和引起控制量饱和等负面影响。分数阶微分控制对高频噪声有很好的抑制性，当误差变化率改变时，系统响应不易产生突变。自抗扰控制是韩京清研究员在PID控制的基础上提出的通过扩张状态观测器(Extended StateObserver,ESO)对系统的内外扰动进行实时观测，在扰动影响系统的最终输出前通过非线性状态反馈误差控制律(NLSEF)将其消除。韩京清研究员提出的自抗扰控制为非线性控制，存在待调参数较多、调节复杂及运算量较大等问题。高志强教授根据此问题在非线性自抗扰控制的基础上提出了线性自抗扰控制，将扩张状态观测器线性化，并将待调参数与观测器带宽相联系；将误差反馈控制律用PID控制代替。但是由于整数阶PID控制本身在伺服系统中的局限性，系统超调量与快速性这一矛盾始终没有得到解决。

本实用新型实施例提供一种双电机同步控制装置，如图1所示，其中包括：

嵌入式控制器、FPGA控制器、主电机驱动电路、从电机驱动电路、主电机、从电机、主电机传感器和从电机传感器。

所述嵌入式控制器与FPGA控制器通过总线相连接，所述FPGA控制器分别与所述主电机驱动电路和所述从电机驱动电路相连接，所述主电机与所述主电机驱动电路相连接，所述主电机传感器与所述主电机相连接，所述从电机与所述从电机驱动电路相连接，所述从电机传感器与所述从电机相连接。

嵌入式控制器、FPGA控制器、主电机驱动电路、从电机驱动电路、主电机、从电机、主电机传感器和从电机传感器；

所述嵌入式控制器与FPGA控制器通过总线相连接；

所述FPGA控制器分别与所述主电机驱动电路和所述从电机驱动电路相连接；

所述主电机与所述主电机驱动电路相连接；

所述主电机传感器与所述主电机相连接；

所述从电机与所述从电机驱动电路相连接；

所述从电机传感器与所述从电机相连接。

本实施例中，嵌入式控制器为型号TMS320F28335的DSP控制器，具体可以采用TI公司的TMS320F28335DSP控制器。

FPGA控制器为型号EP3C25E144C8N的FPGA控制器，具体可以采用Altera公司(现已被Intel公司收购)的EP3C25E144C8N FPGA控制器。

具体的，可以通过DC3.3V,DC2.5V和DC1.2V为EP3C25E114C8N FPGA控制模块提供电源。例如：图6所示的电源模块DC5V转DC1.2V结构，图5所示的电源模块DC5V转DC2.5V结构，以及图4所示的电源模块DC5V转DC1.8V结构。具体的DC3.3V与DC1.8V电源模块为TMS320F28335DSP控制器提供电源。其中，采用如图3所示的电源模块DC5V转DC3.3V结构。

主电机驱动电路为：交流220v电压经过整流桥进行AC-DC变换，为功率器件IPM提供母线电压，IPM为型号PM50RL1A120的IPM模块。IPM接收控制电路的控制信号，控制功率开关管的导通与关断，将直流电压转换为三相交流电压为主电机供电，具体可以采用IPM为三菱公司的PM50RL1A120IPM模块。例如图9所示的驱动模块结构，功率驱动模块采用交-直-交变频电路，主要由整流电路、放电电路和逆变电路组成，整流电路主要是将输入的三相交流电转化为逆变电路的直流输入，选用IR公司的全桥整流模块。放电电路主要是用于将多余的电能释放掉，避免对器件造成损害，当电机停止时，也可以通过观察指示灯来知道滤波电容中的电荷是否释放完毕，而逆变电路中的功率模块则采用三菱公司的PM50RL1A120，这是一款IPM产品，它将功率管和驱动芯片电路整合到一起，且它的内部集成了很多保护电路，可以大大简化功率驱动部分的硬件设计。

从电机驱动电路为：交流220v电压经过整流桥进行AC-DC变换，为功率器件IPM提供母线电压，其中，所采用IPM为型号PM50RL1A120的IPM模块。交流220v电压经过整流桥进行AC-DC变换，为功率器件IPM提供母线电压。IPM接收控制电路的控制信号，控制功率开关管的导通与关断，将直流电压转换为三相交流电压为主电机供电，具体可以采用IPM为三菱公司的PM50RL1A120IPM模块。

主电机，具体可以采用纳智公司的型号130ST-M06050的永磁同步电机，从电机，具体可以采用纳智公司的130ST-M06050的永磁同步电机。

主电机传感器为型号TS5700N8401的23位绝对值编码器；从电机传感器也为型号TS5700N8401的23位绝对值编码器。即多摩川23位绝对值编码器S5700N8401，如图7所示的编码器通信模块结构示意，多摩川23位绝对值编码器通过RS485总线通信，将电机信息传送给DSP控制模块与FPGA控制模块。

连接所述嵌入式控制器与FPGA控制器的总线为型号TMS320F28335的DSP模块的XINTF总线，DSP模块通过XINTF总线与FPGA进行通信。其他接线的型号：普通接线或电路板中正常走线。

具体的，所述主电机传感器，用于分别将所述主电机的运行状态数据传输至所述嵌入式控制器和FPGA控制器，其中，运行状态数据包括电机位置数据与电机速度数据。所述从电机传感器，用于分别将所述从电机的运行状态数据传递至所述嵌入式控制器和所述FPGA控制器。所述主从电机传感器，用于将运行状态数据传输至所述嵌入式控制器和所述FPGA控制器，并进行伺服系统的闭环控制和双电机(即所述主电机和所述从电机)同步闭环控制。

所述嵌入式控制器，用于完成所述主电机和所述从电机的伺服系统的位置环闭环控制。所述嵌入式控制器，用于完成同步控制并进行同步误差补偿。其中，所述嵌入式控制器仅需完成伺服系统中位置环闭环控制，减轻嵌入式控制器运算负担，有利于开展位置环先进算法研究，提高主从电机伺服系统自身精度。

具体的，所述嵌入式控制器的输出结果，作为所述FPGA控制器的速度环输入。所述FPGA控制器，用于发出所述主电机驱动电路和所述从电机驱动电路的控制信号，并控制所述主电机和所述从电机同步运行。所述FPGA控制器同时与主电机驱动电路和从电机驱动电路相连接，利用FPGA控制器的高速并行处理能力。所述FPGA控制器，用于独立完成所述主电机和所述从电机的伺服系统的速度环与电流环的硬件闭环控制。所述嵌入式控制器将主从电机伺服系统位置环输出与同步误差比较处理后，作为FPGA控制器中速度环输入。所述FPGA控制器独立完成主从电机伺服系统的速度环与电流环的硬件闭环控制，可以大大提高系统速度环与电流环响应周期，减小同步误差补偿的滞后时间。

所述主电机和所述从电机的伺服系统，同时接受所述FPGA控制器发出的同一控制指令，并进行所述主电机和所述从电机的伺服系统的位置的闭环控制。

在所述嵌入式控制器上运行改进型自抗扰控制器，并通过所述改进型自抗扰控制器，对所述主电机和所述从电机的控制系统中的内外扰动进行观测，得到扰动数据后进行扰动补偿。其中，本实施例中所述的扰动补偿是指对系统的内部与外部扰动的补偿处理，扰动补偿与误差补偿是两个不同的补偿处理。

所述主电机传感器和所述从电机传感器，分别将当前各自的速度数据，反馈至所述嵌入式控制器。

所述嵌入式控制器根据主从电机速度误差进行分数阶控制，并对其进行同步误差补偿。

所述嵌入式控制器的位置环输出与补偿信息处理后的数据，输出至所述FPGA控制器，并作为所述主电机和所述从电机的伺服系统的速度环的输入，即位置环的输出作为速度环的输入。形成由FPGA控制器控制的速度环、电流环硬件闭环控制。

所述FPGA控制器同时向所述主电机驱动电路和所述从电机驱动电路，发送SVPWM控制信号，控制所述主电机和所述从电机同步运行。

进一步的，还包括：通过所述改进型自抗扰控制器，将所述主电机和所述从电机的控制系统的内外扰动提前观测，并进行补偿处理。同时，通过所述改进型自抗扰控制器，对所述主电机和所述从电机的控制系统的同步误差进行补偿。

具体的，建立所述自抗扰控制器的运行过程包括：通过所述扩张状态观测器(ESO)，将影响系统输出的扰动扩张成新的状态变量，其中，新的状态变量主要包括系统的内部与外部扰动。构建分数阶控制器，对所述主电机和所述从电机的控制系统的同步误差进行补偿。其中，本实施例所涉及的自抗扰控制的原理中，扩张状态观测器和分数阶控制器都是组成部分，扩张状态观测器用来观测扰动，分数阶控制器用来误差补偿。通常来说，自抗扰控制器包含跟踪微分器(Tracking Differentiator,TD)、扩张状态观测器和误差反馈控制律。本实施例中，则省去了跟踪微分器，实现省去跟踪微分器的原因在于：传统的自抗扰控制器包含有跟踪微分器(TD)这一环节，它的功能是安排理想过渡过程并给出过渡过程的微分信号，使起始阶段控制量慢慢增加，防止阶跃响应导致严重超调，但是其代价是上升时间延长，系统响应变慢。本实施例中，根据被控对象的结构特征与快速性的控制要求，改进型自抗扰控制方法去掉了跟踪微分器，以借助一开始的大误差控制信号把对象激活起来为主要目的，使其可以实现被控系统的快速跟踪。

举例来说，图2所示的位置控制器与同步控制器在图1中嵌入式控制器中实现。图2的速度控制器与电流控制器在图1中FPGA中实现。本实施例中所提及的改进型自抗扰控制器实现方式，尤其是上述图2所示的控制原理，可以采用目前已有的编程语言进行编程，并应用在如图1所示的系统架构上。

本实施例中，以嵌入式控制器与FPGA控制器为控制核心，其中嵌入式控制器进行伺服系统的位置环闭环控制与同步控制器的同步控制算法设计，实现双电机同步控制系统的闭环控制。利用FPGA控制器的高速并行处理能力与丰富的外设接口，实现主从电机伺服系统的速度环与电流环硬件闭环控制，提高系统速度环与电流环的响应周期，可以大大减小同步控制器对同步误差的补偿周期。同时，系统采用嵌入式控制器与FPGA控制器的架构，有利于减轻嵌入式控制器的运算负担，充分利用FPGA控制器的并行处理能力，提高系统整体灵活性。主从电机驱动电路接收FPGA的控制信号，控制相关功率器件导通/关断，驱动主从电机运行。主从电机位置传感器将主从电机当前位置反馈到嵌入式控制器与FPGA控制器，形成伺服系统闭环控制，并将主从电机位置误差传递到嵌入式控制器，进行双电机同步控制。

嵌入式控制器接收控制指令传递给主从电机伺服系统的位置环输入信号接口，进行主从电机的位置环控制。位置传感器将主从电机的位置传递给嵌入式控制器，将主从电机的同步误差通过同步控制器进行误差补偿。嵌入式控制器中位置环的输出与同步误差进行处理后作为FPGA控制器中速度环的输入，由此进行同步控制。利用FPGA控制器的高速并行处理能力完成伺服系统的速度环与电流环的硬件控制，可以大大提高伺服系统的速度环与电流环响应周期，从而减小系统误差补偿的滞后时间。主从电机的伺服系统通过同一个位置控制指令和相同的速度反馈控制，从而保持主从电机同步运行。

本实用新型公开一种双电机同步控制装置。采用嵌入式控制器与FPGA控制器的控制架构，运用改进型自抗扰同步控制算法，可以有效提高双电机同步控制精度，减小主从电机伺服系统速度环与电流环的响应周期。

该系统包括嵌入式控制器模块、FPGA控制器模块、主电机模块、从电机模块、主电机传感器模块、从电机传感器模块。其中嵌入式控制器进行伺服系统位置环闭环控制，可进行相关算法研究，提高伺服驱动系统自身精度；嵌入式控制器进行同步控制器算法研究，对主从电机运行过程中的误差进行补偿；FPGA控制器进行伺服系统速度环与电流环硬件闭环控制，利用FPGA控制器高速并行处理能力，提高伺服系统速度环与电流环的响应带宽，有利于同步控制器进行及时的误差补偿；主从电机通过传感器将当前运行数据传递给FPGA控制器与嵌入式控制器进行伺服系统闭环控制与同步控制器进行误差补偿。同步控制器中采用改进型自抗扰控制算法进行误差补偿。本实用新型提高同步控制系统的控制精度与鲁棒性，同时提高同步控制系统的响应带宽，实现快速响应。

与现有技术相比本实用新型的有益效果在于：

系统以嵌入式控制器与FPGA控制器为控制核心，其中嵌入式控制器进行主从伺服系统的位置环闭环控制与同步控制器的同步控制算法设计，实现双电机同步控制系统的闭环控制。有利于减轻嵌入式控制器的运算负担，充分利用FPGA控制器的并行处理能力，提高系统整体灵活性。

利用FPGA控制器的高速并行处理能力与丰富的外设接口，实现主从电机伺服系统的速度环与电流环硬件闭环控制，提高系统速度环与电流环的响应周期，可以大大减小同步控制器对同步误差的补偿周期。有效的实现了双电机同步控制的低成本、高精度及易调试。

同步控制补偿算法采用改进型自抗扰控制算法。将自抗扰控制技术与分数阶微积分理论相融合，把分数阶控制设计理念融入到自抗扰控制器中用于误差补偿的非线性状态反馈误差控制律中。系统通过扩张状态观测器ESO将影响系统输出的内外扰动进行观测与补偿；通过分数阶对系统同步误差进行补偿。使控制器与控制对象在运行过程中拥有响应速度快和稳定特性高，鲁棒性能好，控制精度高，参数调节范围广等优点。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于设备实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应该以权利要求的保护范围为准。

Claims (7)

1.一种双电机同步控制装置，其特征在于，包括：

嵌入式控制器、FPGA控制器、主电机驱动电路、从电机驱动电路、主电机、从电机、主电机传感器和从电机传感器；

所述嵌入式控制器与FPGA控制器通过总线相连接；

所述FPGA控制器分别与所述主电机驱动电路和所述从电机驱动电路相连接；

所述主电机与所述主电机驱动电路相连接；

所述主电机传感器与所述主电机相连接；

所述从电机与所述从电机驱动电路相连接；

所述从电机传感器与所述从电机相连接。

2.根据权利要求1所述的双电机同步控制装置，其特征在于，FPGA控制器为型号EP3C25E144C8N的FPGA控制器。

3.根据权利要求1所述的双电机同步控制装置，其特征在于，主电机驱动电路为：交流220v电压经过整流桥进行AC-DC变换，为功率器件IPM提供母线电压，IPM为型号PM50RL1A120的IPM模块。

4.根据权利要求1所述的双电机同步控制装置，其特征在于，从电机驱动电路为：交流220v电压经过整流桥进行AC-DC变换，为功率器件IPM提供母线电压，其中，所采用IPM为型号PM50RL1A120的IPM模块。

5.根据权利要求1所述的双电机同步控制装置，其特征在于，主电机为：型号130ST-M06050的永磁同步电机；

从电机为：型号130ST-M06050的永磁同步电机。

6.根据权利要求1所述的双电机同步控制装置，其特征在于，包括：

主电机传感器为型号TS5700N8401的23位绝对值编码器；

从电机传感器也为型号TS5700N8401的23位绝对值编码器。

7.根据权利要求1所述的双电机同步控制装置，其特征在于，包括：

连接所述嵌入式控制器与FPGA控制器的总线为型号TMS320F28335的DSP模块的XINTF总线，DSP模块通过XINTF总线与FPGA进行通信。

Images