CN212460405U - 适用于低功耗cmos ldo的折返式限流保护电路 - Google Patents

Abstract

本实用新型公开了适用于低功耗CMOS LDO的折返式限流保护电路，应用于模拟电路技术和半导体集成电路技术领域，包括电流采样单元、第一基准电流单元、导通控制单元、第二基准电流单元和功率管单元；电流采样单元与第一基准电流单元、导通控制单元、功率管单元连接；电流采样单元用于检测功率管单元电流；导通控制单元与所述第二基准电流单元连接；本实用新型可以更好得保护芯片在过流尤其时短路时候不至于因发热而损坏；该电路亦可应用于其他需要根据输出调节电路限流电流的应用场景。

Description

适用于低功耗CMOS LDO的折返式限流保护电路

技术领域

本实用新型涉及模拟电路技术和半导体集成电路技术领域，更具体的说，涉及一种适用于低功耗CMOS LDO的折返式限流保护电路。

背景技术

LDO以其低成本，外围器件需求小，输出noise低，静态电流小等优势广泛应用于各种供电场合。随着通信技术发展，尤其是5G的广泛应用，设备趋于小型化，低功耗。其中小型化不但是封装更小，外围器件需要精简，以节省宝贵的PCB空间；功耗方面在满足负载需求基础上尽量低，以延长基于电池供电的终端设备工作时间。基于此，LDO成为很合适供电选择。LDO的可靠工作离不开各种保护模块的协同工作，比如过温，过压，过流等。其中过流保护是其中一项非常重要的功能，当芯片发生输出过载或者输出短路等异常时可以保护芯片不至于因过热而损坏。

现有的LDO输出限流技术如图1所示。主要通过采样管02采样功率管电流注入电阻05从而产生采样电压，与内部基准VREF比较后经过误差放大器04去控制功率管03的输出电流。该种结构采样管02与功率管03比例过大会造成采样不准确，比例过小又会造成芯片面积浪费。该结构在芯片过流时候将使芯片维持在一个固定的限流点上IL，那么当芯片短路时，芯片承受功率接近 VCC*IL的水平，会有很大发热量，有发热损坏的风险。

因此，提供一种适用于低功耗CMOS LDO的折返式限流保护电路，最大限度地保护芯片不至于因过度发热而损坏，是本领域技术人员亟需解决的问题。

实用新型内容

有鉴于此，本实用新型提供了适用于低功耗CMOS LDO的折返式限流保护电路。

为了实现上述目的，本实用新型采用如下技术方案：

适用于低功耗CMOS LDO的折返式限流保护电路，包括：

电流采样单元、第一基准电流单元、导通控制单元、第二基准电流单元和功率管单元；

所述电流采样单元与所述第一基准电流单元、所述导通控制单元、所述功率管单元连接；所述电流采样单元用于检测所述功率管单元电流；所述功率管单元用于和所述电流采样单元的采样电流进行比较，设定限流点的所述第一基准电流单元；所述功率管单元用于控制所述导通控制单元和设置所述第二基准电流单元；

所述导通控制单元与所述第二基准电流单元连接。

优选的，所述电流采样单元包括第一PMOS管、第二PMOS管、第三PMOS 管、第三基准电流源和采样电阻；

所述第一PMOS管的源极接LDO电源VCC，漏极和栅极接所述第三基准电流源；

所述第二PMOS管的源极与所述采样电阻的一端连接，栅极与所述第一 PMOS管的栅极相连，漏极为采样电流的输出端；

所述第三PMOS管的源极与所述采样电阻的一端连接，所述第三PMOS 管的栅极接所述功率管单元的栅极，漏极接LDO电压输出端；

所述采样电阻一端连接LDO电源VCC，一端连接所述所述第二PMOS 管的源极和所述第三PMOS管的源极。

所述导通控制单元包括第一NMOS管和第二NMOS管，所述第一NMOS 管的栅极连接LDO内部基准，漏极连接所述电流采样单元的所述第一PMOS 管的漏极相连，源极与所述第二NMOS管的源极短接；

所述第二NMOS管的源极连接所述电流采样单元的所述第三PMOS管的漏极，栅极与所述第二基准电流单元连接。

优选的，所述LDO内部基准为LDO内部的直流电平。

优选的，所述功率管单元包括一第四PMOS管，所述第四PMOS管的源极连接LDO电源VCC，栅极连接所述功率管单元的输入端，漏极连接LDO 电压输出端。

优选的，所述限流点为所述电流采样单元的采样电流输出端与所述第一基准电流单元的连接点。

优选的，还包括反相驱动单元，所述反相驱动单元的输入端连接所述限流点，输出端连接所述功率管单元的输入端。

优选的，所述电流采样单元中第三基准电流单元工作电流小于1微安，第一PMOS管和第二PMOS管的尺寸比例为1：N，通过调整N值，可改变限流点的大小。

优选的，所述电流采样单元中第二PMOS管最大工作电流小于1微安。

优选的，所述导通控制单元中内部基准可以是任何LDO内部比较稳定的直流电平。

优选的，所述导通控制单元中第一NMOS管种类不限，可以是增强型，耗尽型或者是Native类型。

优选的，所述导通控制单元中第二NMOS管种类不限，可以是增强型，耗尽型或者是Native类型。

优选的，所述第一NMOS管和第二NMOS管，两者取增强型，耗尽型或者是Native类型搭配可以得到不同的限流折返曲线。

经由上述的技术方案可知，与现有技术相比，本实用新型提供了一种适用于低功耗CMOS LDO的折返式限流保护电路，可以更好得保护芯片在过流尤其时短路时候不至于因发热而损坏；该电路亦可应用于其他需要根据输出调节电路限流电流的应用场景。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为传统LDO限流保护电路结构示意图；

图2为本实用新型提出的适用于低功耗CMOS LDO的折返式限流保护电路结构框图；

图3为本实用新型电流采样单元电路结构示意图；

图4为本实用新型导通控制单元电路结构示意图；

图5为本实用新型适用于低功耗CMOS LDO的折返式限流保护电路结构示意图；

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

参照图1，为主要通过采样管02采样功率管电流注入电阻05从而产生采样电压，与内部基准VREF比较后经过误差放大器04去控制功率管03的输出电流。该种结构采样管02与功率管03比例过大会造成采样不准确，比例过小又会造成芯片面积浪费。该结构在芯片过流时候将使芯片维持在一个固定的限流点上IL，那么当芯片短路时，芯片承受功率接近VCC*IL的水平，会有很大发热量，有发热损坏的风险。

实施例1

参照附图2所示，公开了一种适用于低功耗CMOS LDO的折返式限流保护电路结构框图，包括电流采样单元1、第一基准电流单元3、导通控制单元 4、第二基准电流单元5和功率管单元6；

电流采样单元1与第一基准电流单元3、导通控制单元4、功率管单元6 连接；电流采样单元1用于检测功率管单元6电流；功率管单元6用于和电流采样单元1的采样电流进行比较，设定限流点的第一基准电流单元3；功率管单元6用于控制导通控制单元4和设置第二基准电流单元5；

导通控制单元4与第二基准电流单元5连接。

在一个具体实施例中，参照附图3所示，电流采样单元1包括第一PMOS 管11、第二PMOS管12、第三PMOS管15、第三基准电流源13和采样电阻 14；

第一PMOS管11的源极接LDO电源VCC，漏极和栅极接第三基准电流源13；

第二PMOS管12的源极与采样电阻14的一端连接，栅极与第一PMOS 管11的栅极相连，漏极为采样电流的输出端；

第三PMOS管15的源极与采样电阻14的一端连接，第三PMOS管15 的栅极接功率管单元6的栅极，漏极接LDO电压输出端；

采样电阻14一端连接LDO电源VCC，一端连接第二PMOS管12的源极和第三PMOS管15的源极。

还包括反相驱动单元2，反相驱动单元2的输入端连接限流点，输出端连接功率管单元6的输入端。

在一个具体实施例中，参照附图4所示，导通控制单元4包括第一NMOS 管41和第二NMOS管42，第一NMOS管41的栅极连接LDO内部基准，漏极连接电流采样单元1的第一PMOS管11的漏极相连，源极与第二NMOS 管42的源极短接；

第二NMOS管42的源极连接电流采样单元1的第三PMOS管15的漏极，栅极与第二基准电流单元5连接。

在一个具体实施例中，导通控制单元4中内部基准可以是任何LDO内部比较稳定的直流电平。

在一个具体实施例中，功率管单元6包括一第四PMOS管61，第四PMOS 管61的源极连接LDO电源VCC，栅极连接功率管单元6的输入端，漏极连接LDO电压输出端。

在一个具体实施例中，限流点为电流采样单元1的采样电流输出端与第一基准电流单元3的连接点。

在一个具体实施例中，电流采样单元1中第三基准电流单元13工作电流小于1微安，第一PMOS管11和第二PMOS管12的尺寸比例为1：N，通过调整N值，可改变限流点的大小。

在一个具体实施例中，电流采样单元1中第二PMOS管12最大工作电流小于1微安。

在一个具体实施例中，导通控制单元4中内部基准可以是任何LDO内部比较稳定的直流电平。

在一个具体实施例中，导通控制单元4中第一NMOS管41种类不限，可以是增强型，耗尽型或者是Native类型。

在一个具体实施例中，导通控制单元4中第二NMOS管42种类不限，可以是增强型、耗尽型或者是Native类型。

在另一个具体实施例中，第一NMOS管41和第二NMOS管42，两者取增强型、耗尽型或者是Native类型搭配可以得到不同的限流折返曲线。

本实用新型工作原理如下：

通过功率管单元6的电流采样单元1得到和功率管单元6电流成比例的采样电流Is。该采样电流Is与第一基准电流单元22比较后在202产生比较电压Verror，经过反相驱动单元2放大后控制流过功率管单元6的电流，此电流为限流电流IL。同时LDO电压输出端206连接导通控制单元4的第二NMOS 管42的栅极，控制第二NMOS管42的VGS，进而会控制流过导通控制单元 4的电流，输出电压越小，流过导通控制单元4的电流越大。并且当LDO电压输出端206输出短路到地的时候，流过导通控制单元4的电流达到最大值，即为第二基准电流单元5的电流，此时经过环路控制后，流过功率管管单元6 的电流达到最小值Ishort。这时候芯片本身的发热功耗为VCC*Ishort，将小于为导通控制电路时候的功耗VCC*IL。合理的设置Ishort值可以最大限度地减小芯片过载以及短路时候的发热问题。

对所公开的实施例的上述说明，按照递进的方式进行，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (7)

1.适用于低功耗CMOS LDO的折返式限流保护电路，其特征在于，包括电流采样单元(1)、第一基准电流单元(3)、导通控制单元(4)、第二基准电流单元(5)和功率管单元(6)；

所述电流采样单元(1)与所述第一基准电流单元(3)、所述导通控制单元(4)、所述功率管单元(6)连接；所述电流采样单元(1)用于检测所述功率管单元(6)电流；所述功率管单元(6)用于和所述电流采样单元(1)的采样电流进行比较，设定限流点的所述第一基准电流单元(3)；所述功率管单元(6)用于控制所述导通控制单元(4)和设置所述第二基准电流单元(5)；

所述导通控制单元(4)与所述第二基准电流单元(5)连接。

2.根据权利要求1所述的适用于低功耗CMOS LDO的折返式限流保护电路，其特征在于，

所述电流采样单元(1)包括第一PMOS管(11)、第二PMOS管(12)、第三PMOS管(15)、第三基准电流源(13)和采样电阻(14)；

所述第一PMOS管(11)的源极接LDO电源VCC，漏极和栅极接所述第三基准电流源(13)；

所述第二PMOS管(12)的源极与所述采样电阻(14)的一端连接，栅极与所述第一PMOS管(11)的栅极相连，漏极为采样电流的输出端；

所述第三PMOS管(15)的源极与所述采样电阻(14)的一端连接，所述第三PMOS管(15)的栅极接所述功率管单元(6)的栅极，漏极接LDO电压输出端；

所述采样电阻(14)一端连接LDO电源VCC，一端连接所述第二PMOS管(12)的源极和所述第三PMOS管(15)的源极。

3.根据权利要求2所述的适用于低功耗CMOS LDO的折返式限流保护电路，其特征在于，

所述导通控制单元(4)包括第一NMOS管(41)和第二NMOS管(42)，所述第一NMOS管(41)的栅极连接LDO内部基准，漏极连接所述电流采样单元(1)的所述第一PMOS管(11)的漏极相连，源极与所述第二NMOS管(42)的源极短接；

所述第二NMOS管(42)的源极连接所述电流采样单元(1)的所述第三PMOS管(15)的漏极，栅极与所述第二基准电流单元(5)连接。

4.根据权利要求3所述的适用于低功耗CMOS LDO的折返式限流保护电路，其特征在于，

所述LDO内部基准为LDO内部的直流电平。

5.根据权利要求1所述的适用于低功耗CMOS LDO的折返式限流保护电路，其特征在于，

所述功率管单元(6)包括一第四PMOS管(61)，所述第四PMOS管(61)的源极连接LDO电源VCC，栅极连接所述功率管单元(6)的输入端，漏极连接LDO电压输出端。

6.根据权利要求1所述的适用于低功耗CMOS LDO的折返式限流保护电路，其特征在于，

所述限流点为所述电流采样单元(1)的采样电流输出端与所述第一基准电流单元(3)的连接点。

7.根据权利要求1-6任一项所述的适用于低功耗CMOS LDO的折返式限流保护电路，其特征在于，

还包括反相驱动单元(2)，所述反相驱动单元(2)的输入端连接所述限流点，输出端连接所述功率管单元(6)的输入端。

Images