CN212392204U - 一种片上级联电子源及真空电子器件 - Google Patents
一种片上级联电子源及真空电子器件 Download PDFInfo
- Publication number
- CN212392204U CN212392204U CN202021115726.7U CN202021115726U CN212392204U CN 212392204 U CN212392204 U CN 212392204U CN 202021115726 U CN202021115726 U CN 202021115726U CN 212392204 U CN212392204 U CN 212392204U
- Authority
- CN
- China
- Prior art keywords
- electron source
- insulating layer
- chip
- electron
- metallic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
本实用新型公开了一种片上级联电子源及真空电子器件。片上级联电子源包括衬底和多个隧穿结,多个隧穿结均设置于衬底上且至少两个隧穿结之间通过串联的方式相连;其中,隧穿结包括一对金属性电极和绝缘层,绝缘层分别与一对金属性电极相连。真空电子器件包括本实用新型一个或多个实施例的片上级联电子源。与常规的片上电子源相比,本实用新型能够显著地提高片上电子源的电子发射效率、增大电子源的集成度及增加电流发射密度,以使片上电子源具有更大的整体发射电流;而且本实用新型提供的片上级联电子源还具有成本低、尺寸小等突出优点;所以本实用新型提供的电子源能够广泛地应用于涉及电子源的各种电子器件,尤其是微型或小型真空电子器件。
Description
技术领域
本实用新型涉及电子源技术领域,更为具体来说,本实用新型为一种片上级联电子源及真空电子器件。
背景技术
电子源作为真空电子器件的核心元件,广泛地应用于航空航天、卫星通讯、医疗健康、安全等领域。电子源的类别和形态比较多,在商用场合中占主导地位的仍是热电子源,此外,场发射电子源、光电子源、平面式电子源等都在不同领域中有着小众的探索以及应用。按照生产加工的方式划分,电子源又可以划分为机械加工电子源和平面工艺加工电子源两类。其中,可以通过平面工艺加工实现片上电子源,例如Spindt阴极等。
近几十年来,随着微纳加工工艺的进步和新材料的应用,出现了各种各样的片上电子源,例如MIM/MOS电子源,这些片上电子源可具有工作真空低和工作电压低等优点。但是,常规的片上电子源由于设计上存在的局限和不足,往往存在电子发射效率低、发射电流小以及结构复杂等问题,无法达到实际应用要求。
因此,如何能够有效提高片上电子源的电子发射效率、增大片上电子源的发射电流及优化片上电子源结构,成为了本领域技术人员亟待解决的技术问题和始终研究的重点。
实用新型内容
为解决常规的片上电子源存在的电子发射效率较低、发射电流较小等问题,本实用新型创新地提供了一种片上级联电子源及真空电子器件,可实现电子从隧穿结的侧面进入真空,能够有效提高电子发射效率,通过串联的方式形成的级联结构的多个隧穿结能够进一步显著地提高片上电子源的电子发射效率和发射电流,所以本实用新型提供的片上级联电子源的电子发射效率和发射电流明显超过常规的MIM/MOS电子源,以能够彻底解决现有技术存在的诸多问题。
为实现上述的技术目的,本实用新型公开了一种片上(on-chip)级联(cascade)电子源(electron source),该级联电子源包括:衬底和多个隧穿结。多个隧穿结均设置于所述衬底上且至少两个所述隧穿结之间通过串联的方式相连;其中,所述隧穿结包括一对金属性电极和绝缘层,所述绝缘层分别与所述一对金属性电极相连。串联方式形成的级联结构电子源具有更高的电子发射效率和更大的电流发射密度,所以本实用新型具有更大的整体发射电流,级联结构还具有易加工、成本低等优点。
进一步地,沿同一方向上设置的至少两个所述隧穿结之间通过串联的方式相连,且相邻的隧穿结共用一个金属性电极。沿某一方向设置串联的隧穿结且令相邻两个隧穿结具有一个相同的金属性电极,不仅有助于简化电子源器件的加工工艺、降低加工成本,而且还能够极大地简化电子源的整体产品结构,减小产品体积的同时降低了原材料成本。
进一步地,至少两个隧穿结沿水平方向上依次地设置。沿水平方向上设置的多个级联的隧穿结,非常适于逐级收集电子,在提高整体电子发射效率的同时具有结构设计更合理、易实现电子源大发射电流功能等优点。
进一步地,所述绝缘层和所述一对金属性电极均处在同一器件层,且所述绝缘层设置于所述一对金属性电极之间。该电子源结构设计能够充分利用电子源器件占用的空间,具有空间利用率较高等突出优点。
进一步地,所述绝缘层为阻变材料绝缘层。在强电场的作用下能够使绝缘层更容易发生软击穿,使电子更容易进入真空中,以提供足够的发射电流,所以该方案可行性更高、可靠性更强。
进一步地,所述一对金属性电极之间具有间隔,所述绝缘层处在所述间隔的下方。在某些特殊的应用场景中,例如将电子源与其他半导体器件一同加工时,该方案可为实际的整体产品结构设计和改良提供更多的选择空间,使本实用新型具有更广泛的应用场景,可见,本实用新型比较适合大面积的推广和应用。
进一步地,该级联电子源还包括电子引出极,所述电子引出极设置于所述衬底的上方,用于收集所述隧穿结产生的电子。本实用新型能够通过电子引出极更有效地收集隧穿结产生的电子,甚至能够将电子汇集成电子束。
进一步地,所有隧穿结的绝缘层共同形成一个整层且沉积在所述衬底的上表面,所有隧穿结的金属性电极均设置于具有整层结构的绝缘层的上方。基于绝缘层的整层结构设计,本实用新型在加工电子源时能够省略常规的图形化工序,不仅能够极大简化加工工艺,而且有助于缩短加工时间,还能够降低器件加工成本。
进一步地,所述一对金属性电极包括沿垂直方向上设置的上电极薄膜和下电极薄膜;所述绝缘层为绝缘材料薄膜,且所述绝缘材料薄膜设置于所述上电极薄膜与所述下电极薄膜之间;该级联电子源还包括至少一个通孔,所述通孔依次贯穿呈层状堆叠的所述上电极薄膜、所述绝缘材料薄膜及所述下电极薄膜。薄膜结构电极设计首先能够提高电子源阵列密度,以在有限的空间内尽可能地提高发射电流,其次,该改进还能够简化器件的图形化设计、优化产品加工工艺。
进一步地,所述金属性电极和所述绝缘层均呈纳米线结构,且具有纳米线结构的多个隧穿结沿水平方向上和/或垂直方向上形成至少一个电子源阵列。本实用新型能够通过具有纳米线结构的金属性电极和绝缘层提高电子源阵列密度,为电子源结构设计提供了更多的选择,使本实用新型能够适用于更多的实际应用场景。
进一步地,该级联电子源还可包括热沉,该热沉设置于衬底的下方,可用于在电子源工作时对产品进行散热。
进一步地,衬底可选自下列材料中的一种或多种:本征硅片、掺杂的硅片、碳化硅、氮化铝、石英、玻璃、氮化镓、金刚石。
进一步地,金属性电极可选自下列材料中的一种或多种:金属、重掺杂硅、石墨烯。
进一步地,绝缘层选自下列材料中的一种或多种:氧化硅、氧化钽、氧化铪、氧化钨、氧化锌、氧化镁、氧化锆、氧化钛、氧化铝、氧化镍、氧化锗、金刚石和无定形碳。
进一步地,一对金属性电极之间的绝缘层的宽度小于或等于10微米。
为实现上述的技术目的,本实用新型还公开了一种真空电子器件,该器件包括本实用新型一个或多个实施例中所述的片上级联电子源。
本实用新型的有益效果为:与常规的片上电子源相比,本实用新型通过级联的方式能够显著提高片上电子源的电子发射效率、增大电子源的集成度以及电流发射密度,使片上电子源具有更大的整体发射电流;而且本实用新型提供的片上级联电子源还具有成本低、尺寸小等突出优点;所以本实用新型提供的电子源能够广泛地应用于涉及电子源的各种电子器件,尤其是微型或小型真空电子器件,例如X射线管等。
附图说明
图1示出了本实用新型实施例一中的片上级联电子源截面结构的示意图。
图2示出了本实用新型实施例二中的片上级联电子源截面结构的示意图。
图3示出了本实用新型实施例三中的片上级联电子源立体结构的示意图。
图4示出了本实用新型实施例四中的片上级联电子源截面结构的示意图。
图5示出了本实用新型实施例五中的片上级联电子源截面结构的示意图。
图6示出了本实用新型实施例五中的片上级联电子源俯视结构的示意图。
图7示出了本实用新型实施例六中的片上级联电子源截面结构的示意图。
图8示出了本实用新型实施例七中的片上级联电子源俯视结构的示意图。
具体实施方式
以下,将参照附图来描述本实用新型的实施例。但是应该理解,这些描述只是示例性的,而并非要限制本实用新型的范围。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本实用新型的概念。
在附图中示出了根据本实用新型实施例的各种结构示意图。这些图并非是按比例绘制的,其中为了清楚表达的目的,放大了某些细节,并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的,实际中可能由于制造公差或技术限制而有所偏差,并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本实用新型的上下文中,当将一层/元件称作位于另一层/元件“上”时,该层/元件可以直接位于该另一层/元件上,或者它们之间可以存在居中层/元件。另外,如果在一种朝向中一层/元件位于另一层/元件“上”,那么当调转朝向时,该层/元件可以位于该另一层/元件“下”。
本实用新型提供的电子源最基本的结构或单元是:金属-绝缘层-金属结构,该结构可水平放置。金属作为金属性电极使用,通过一对金属性电极之间施加电压的方式电子可从上述结构组成的隧穿结中发射出来。其工作原理是电子从低电势金属电极中通过福勒-诺德海姆(Fowler-Nordheim)隧穿进入绝缘层材料的导带中,在绝缘层中经过散射到达高电势金属电极;在这个过程中,一部分能量能够超过真空能级的电子可从隧穿结的侧面进入真空。基于上述原理,当两个隧穿结级联在一起时,电子在第一级隧穿结可被部分截获,到第二级隧穿结又被部分截获,以使发射电流可得到几乎倍增的效果,多个隧穿结级联能够得到更大的发射电流。由于总电流不变,发射电流增大,所以电流的发射效率会得到显著提升;级联的层数越多,效率的提升越多。
实施例一:
如图1所示,本实施例提供了一种片上级联电子源,该级联电子源可包括衬底100和多个隧穿结。多个隧穿结均可设置于衬底100上,且至少两个隧穿结之间通过串联的方式相连。其中,隧穿结包括一对金属性电极和绝缘层,绝缘层分别与一对金属性电极相连,图1中示出了两个隧穿结(如果是阵列,则为2N个隧穿结):一个隧穿结包括第一金属性电极101、第一绝缘层102、第二金属性电极103,且另一个隧穿结包括第二金属性电极103、第二绝缘层104、第三金属性电极105。沿同一方向上(如水平方向上)设置的至少两个隧穿结之间通过串联的方式相连,相邻的隧穿结共用一个金属性电极,例如本实施例图1中的第二金属性电极103,从而可提高金属性电极利用率且便于截获电子。当然,在第二金属性电极103不共用、即设置两个第二金属性电极103时,相邻的上述隧穿结也可以不共用一个金属性电极,可根据本实施例得出该结构。另外,该级联电子源可包括用于散热的热沉,热沉设置在衬底100的下方。上述的衬底可选自下列材料中的一种或多种:本征硅片、掺杂的硅片、碳化硅、氮化铝、石英、玻璃、氮化镓、金刚石;上述的金属性电极可选自下列材料中的一种或多种:金属、重掺杂硅、石墨烯;上述的绝缘层选自下列材料中的一种或多种:氧化硅、氧化钽、氧化铪、氧化钨、氧化锌、氧化镁、氧化锆、氧化钛、氧化铝、氧化镍、氧化锗、金刚石和无定形碳。
图1是本实用新型的片上级联电子源的一种典型结构。本实施例中,至少两个相串联的隧穿结沿水平方向上依次地设置,可将一个隧穿结(如101、102、103)理解为一个结构水平隧穿结电子源,那么多个结构水平隧穿结电子源之间通过串联的方式相连,实现电子源的级联。本实施例中绝缘层和一对金属性电极可以均处在同一半导体器件层,绝缘层可以设置于一对金属性电极之间,绝缘层例如可设置在一对金属性电极中间,绝缘层处在一对金属性电极组成的间隙中并且与之紧密相连。本实施例具体工作方式为:当在级联的电极最两端施加一个预设电压后,有大量电子直接从间隙中发射到真空,即通过F-N(Fowler-Nordheim,福勒-诺德海姆)隧穿进入绝缘层的电子之中能量超出真空能级的部分可以进入真空。本实用新型将多个水平隧穿结级联到一起,可以逐级收集电子,提高整体电子发射效率。在一些较佳的方案中,本实用新型的一对金属性电极之间的绝缘层的宽度小于或等于10微米。本实施例的片上电子源可以通过沉积、图形化及刻蚀工艺实现。
作为一种改进的实施方案,绝缘层可以优选为阻变材料绝缘层,阻变材料可以包括但不限于氧化硅。当在级联的电极最两端施加一个电压,并使得间隙中的阻变材料发生软击穿后,则会在表面形成到导电细丝,继续施加电压产生的焦耳热使导电细丝又断裂,从而可“激活”该水平隧穿结电子源,被“激活”的电子源中会有大量电子直接从间隙中发射到真空。这种改进的方案的优势在于可行性更高,这是因为:在强电场作用下阻变材料会更容易发生软击穿,电子更容易进入真空中。多个水平隧穿结级联到一起,可以提高整体电子发射效率。
实施例二:
如图2所示,本实施例提供了一种片上级联电子源,该级联电子源可包括衬底100和多个隧穿结。多个隧穿结均设置于衬底上,而且至少两个隧穿结之间通过串联的方式相连。隧穿结包括一对金属性电极和绝缘层,绝缘层分别与一对金属性电极相连(本实施例可以为间接相连),图2中也示出了两个隧穿结(如果是阵列,则为2N个隧穿结),一个隧穿结包括第四金属性电极201、第三绝缘层202、第五金属性电极203,另一个隧穿结包括第五金属性电极203、第四绝缘层204、第六金属性电极205。在沿同一方向上设置的至少两个隧穿结之间通过串联的方式相连,而且相邻的隧穿结共用一个金属性电极,图2中的第五金属性电极203,从而可提高金属性电极利用率且便于截获电子。另外,该级联电子源可包括用于散热的热沉,热沉可设置在衬底100的下方。上述的衬底可选自下列材料中的一种或多种:本征硅片、掺杂的硅片、碳化硅、氮化铝、石英、玻璃、氮化镓、金刚石。上述的金属性电极可选自下列材料中的一种或多种:金属、重掺杂硅、石墨烯。上述的绝缘层选自下列材料中的一种或多种:氧化硅、氧化钽、氧化铪、氧化钨、氧化锌、氧化镁、氧化锆、氧化钛、氧化铝、氧化镍、氧化锗、金刚石和无定形碳。
本实施例与实施例一的区别在于:绝缘层的位置不同,具体地,一对金属性电极(比如第四金属性电极201、第五金属性电极203)之间具有间隔,绝缘层(比如如第三绝缘层202)处在间隔的下方;以另一隧穿结为例亦如此,第四绝缘层204处在另一间隔的下方。本实施例片上电子源结构可通过沉积、图形化以及氧化/注入工艺实现,能够适用于更多的应用场景,为本实用新型应用提供了更多的选择。本实施例片上电子源具体的工作方式与实施例一相同、不再进行赘述。
实施例三:
如图3所示,本实施例提供了一种片上级联电子源,该级联电子源可包括衬底100和多个隧穿结。多个隧穿结均设置于衬底上,而且至少两个隧穿结之间通过串联的方式相连。其中,隧穿结包括一对金属性电极和绝缘层,绝缘层分别与一对金属性电极相连,图3中的下半部分可作为图2截面图的一种立体结构形式,图3中示出了一种结构形式的隧穿结阵列,可由多个成对的隧穿结组成。每对隧穿结中,一个隧穿结包括第四金属性电极201、第三绝缘层202、第五金属性电极203,另一个隧穿结包括第五金属性电极203、第四绝缘层204、第六金属性电极205,沿同一水平方向上设置的至少两个隧穿结之间通过串联的方式相连,相邻的隧穿结可共用一个金属性电极(如第五金属性电极203),而且不同对的隧穿结在阵列中共用金属性电极(201、203、205),从而可极大提高金属性电极利用率且便于截获电子。另外,该级联电子源可包括用于散热的热沉,热沉可设置在衬底100的下方。上述的衬底可选自下列材料中的一种或多种:本征硅片、掺杂的硅片、碳化硅、氮化铝、石英、玻璃、氮化镓、金刚石。上述的金属性电极可选自下列材料中的一种或多种:金属、重掺杂硅、石墨烯。上述的绝缘层选自下列材料中的一种或多种:氧化硅、氧化钽、氧化铪、氧化钨、氧化锌、氧化镁、氧化锆、氧化钛、氧化铝、氧化镍、氧化锗、金刚石和无定形碳。
本实施例中,该级联电子源还包括电子引出极206,电子引出极206可设置于衬底的上方,图3中的电子引出极206是带通孔的平面金属板,电子引出极206的形态还可以是金属针尖、简单的平面金属板等等。电子引出极206用于收集隧穿结产生的电子,图3中的平面金属板的通孔可以用于将电子汇聚成电子束。应当理解的是,本实施例中提出的电子引出极206,不仅能够应用在上述的实施例一、二、三,而且可以应用在下述的实施例四至八,或者应用在至少两个实施例的组合中。
实施例四:
如图4所示,本实施例提供了一种片上级联电子源,该级联电子源可包括衬底100和多个隧穿结。多个隧穿结均设置于衬底上,而且至少两个隧穿结之间通过串联的方式相连。隧穿结包括一对金属性电极和绝缘层,绝缘层分别与一对金属性电极相连,图4中也示出了两个隧穿结(如果是阵列,则为2N个隧穿结),且一个隧穿结包括第七金属性电极302、第五绝缘层301、第八金属性电极303,另一个隧穿结包括第八金属性电极303、第五绝缘层301以及第九金属性电极304。沿同一水平方向上设置的至少两个隧穿结之间通过串联的方式相连,相邻的隧穿结共用一个金属性电极第八金属性电极303和共用同一绝缘层(第五绝缘层301),从而可提高金属性电极利用率和绝缘层利用率且便于截获电子。另外,该级联电子源可以包括用于散热的热沉,热沉可设置在衬底100的下方。上述的衬底可选自下列材料中的一种或多种:本征硅片、掺杂的硅片、碳化硅、氮化铝、石英、玻璃、氮化镓、金刚石。上述的金属性电极可选自下列材料中的一种或多种:金属、重掺杂硅、石墨烯。上述的绝缘层选自下列材料中的一种或多种:氧化硅、氧化钽、氧化铪、氧化钨、氧化锌、氧化镁、氧化锆、氧化钛、氧化铝、氧化镍、氧化锗、金刚石和无定形碳。
本实施例与实施例一、二、三的区别在于:所有隧穿结的绝缘层共同形成一个整层(第五绝缘层301)结构的绝缘层且沉积在衬底的上表面,所有隧穿结的金属性电极均设置于具有整层结构的绝缘层的上方。本实施例能够为电子源产品的加工带来了很大的便利,该片上级联电子源加工时并不需要进行精细的图形化,只需要用到沉积工艺即可;显而易见地,本实施例在实现工艺上更加简单,进而可有效地降低成本。本实施例的片上电子源具体的工作方式与实施例一相同、不再进行赘述。
实施例五:
如图5所示,本实施例提供了一种片上级联电子源,该级联电子源可包括衬底100和多个隧穿结。多个隧穿结均设置于衬底上,而且至少两个隧穿结之间通过串联的方式相连。其中,隧穿结包括一对金属性电极和绝缘层,绝缘层分别与一对金属性电极相连,图5中的隧穿结可以包括第十金属性电极401、第六绝缘层402、第十一金属性电极403;沿同一方向(如垂直方向)上设置的至少两个隧穿结之间通过串联的方式相连,而且相邻的隧穿结共用一个金属性电极,从而可明显提高金属性电极利用率且便于截获电子。另外,该级联电子源可包括用于散热的热沉,热沉可设置在衬底100的下方。上述的衬底可选自下列材料中的一种或多种:本征硅片、掺杂的硅片、碳化硅、氮化铝、石英、玻璃、氮化镓、金刚石。上述的金属性电极可选自下列材料中的一种或多种:金属、重掺杂硅、石墨烯。上述的绝缘层选自下列材料中的一种或多种:氧化硅、氧化钽、氧化铪、氧化钨、氧化锌、氧化镁、氧化锆、氧化钛、氧化铝、氧化镍、氧化锗、金刚石和无定形碳。
如图5和图6所示,本实施例中的一对金属性电极包括沿垂直方向上设置的上电极薄膜和下电极薄膜,上电极薄膜可包括第十金属性电极401,下电极薄膜可包括第十一金属性电极403,绝缘层为绝缘材料薄膜,绝缘材料薄膜可包括第六绝缘层402,而且绝缘材料薄膜设置于上电极薄膜与下电极薄膜之间;本实施例还可在第十一金属性电极403与衬底100之间设置第七绝缘层405;如图5、6所示,该级联电子源还包括至少一个通孔404,通孔404可以呈圆形或方形或不规则形状,本实施例中通孔404的数量和密度可根据实际情况进行合理而明智地设定,通孔404依次贯穿呈层状堆叠的上电极薄膜、绝缘材料薄膜及下电极薄膜。本实施例片上电子源具体的工作方式与实施例一基本相同,区别在于本实施例从通孔404的顶部收集用于形成发射电流的电子。本实施例的优势在于能够进一步提高片上级联电子源阵列密度、增大发射电流,而且还能够简化半导体器件的图形化设计。
实施例六:
如图7所示,本实施例提供了一种片上级联电子源,该级联电子源可包括衬底100和多个隧穿结。多个隧穿结均设置于衬底上,而且至少两个隧穿结之间通过串联的方式相连。隧穿结包括一对金属性电极和绝缘层,绝缘层分别与一对金属性电极相连,图7中的隧穿结可以包括第十二金属性电极501、第八绝缘层502、第十三金属性电极503;沿同一方向(如本实施例的垂直方向)上设置的至少两个隧穿结之间通过串联的方式相连,且相邻的隧穿结共用一个金属性电极,从而能够提高金属性电极利用率且便于截获电子。另外,该级联电子源可包括用于散热的热沉,热沉可设置在衬底100的下方。上述的衬底可选自下列材料中的一种或多种:本征硅片、掺杂的硅片、碳化硅、氮化铝、石英、玻璃、氮化镓、金刚石。上述的金属性电极可选自下列材料中的一种或多种:金属、重掺杂硅、石墨烯。上述的绝缘层选自下列材料中的一种或多种:氧化硅、氧化钽、氧化铪、氧化钨、氧化锌、氧化镁、氧化锆、氧化钛、氧化铝、氧化镍、氧化锗、金刚石和无定形碳。
本实施例中,金属性电极和绝缘层均呈纳米线(单根或阵列)结构,本实施例中的纳米线结构的形状可以是柱形或棱形等形状,纳米线结构的数量可根据实际性能要求确定。如图7所示,衬底100上方可依次设置的第九绝缘层504、第十三金属性电极503、第八绝缘层502、第十二金属性电极501,其中的第十三金属性电极503、第八绝缘层502、第十二金属性电极501在平面上可形成一个电子源、或者多个电子源(即平面阵列),具有纳米线结构的多个隧穿结沿垂直方向上可形成至少一个电子源阵列,即在第十二金属性电极501上方继续堆叠纳米线结构的绝缘层和金属性电极。本实施例中加工片上级联电子源时,用于制作金属性电极和绝缘层的纳米线结构可通过化学气相沉积(CVD)或薄膜沉积工艺结合干法刻蚀工艺间接加工等方法实现。本实施例片上电子源具体的工作方式与实施例一基本相同,区别在于本实施例从纳米线结构四周收集用于形成发射电流的电子。
实施例七:
如图8所示,本实施例提供了一种片上级联电子源,该级联电子源可包括衬底和多个隧穿结。多个隧穿结均设置于衬底上,而且至少两个隧穿结之间通过串联的方式相连。其中,隧穿结包括一对金属性电极和绝缘层,绝缘层分别与一对金属性电极相连,图7示出了具有第一衬底200和第二衬底300的隧穿结阵列,可由多个成对的隧穿结组成,其中一对的隧穿结能够包括相串联的两个隧穿结,一个隧穿结包括第十四金属性电极601、第十绝缘层602、第十五金属性电极603,另一个隧穿结包括第十五金属性电极603、第十一绝缘层604、第十六金属性电极605;沿同一方向(如本实施例水平方向)上设置的至少两个隧穿结之间通过串联的方式相连,且左右相邻的隧穿结共用一个金属性电极,从而可提高金属性电极利用率且便于截获电子。另外,该级联电子源可以包括用于散热的热沉,热沉可分别设置在衬底的下方。上述的衬底可选自下列材料中的一种或多种:本征硅片、掺杂的硅片、碳化硅、氮化铝、石英、玻璃、氮化镓、金刚石。上述的金属性电极可选自下列材料中的一种或多种:金属、重掺杂硅、石墨烯。上述的绝缘层选自下列材料中的一种或多种:氧化硅、氧化钽、氧化铪、氧化钨、氧化锌、氧化镁、氧化锆、氧化钛、氧化铝、氧化镍、氧化锗、金刚石和无定形碳。
本实施例中,金属性电极和绝缘层均呈纳米线(单根或阵列)结构,本实施例中的纳米线结构的形状可以是柱形或棱形等,纳米线结构的数量可以根据实际性能要求确定。如图8所示,第一衬底200与第二衬底300上方及中间能够设置有多个水平排布的行电子源,而且具有纳米线结构的多个隧穿结沿水平方向上形成至少一个电子源阵列,单个的行电子源包括但不限于第十四金属性电极601、第十绝缘层602、第十五金属性电极603、第十一绝缘层604、第十六金属性电极605。应当理解的是,结合本实用新型实施例六和实施例七,本实用新型可能够提供具有纳米线结构的多个隧穿结沿水平方向上和沿垂直方向上形成至少一个电子源阵列。本实施例中,加工片上级联电子源时,用于制作金属性电极和绝缘层的纳米线结构可以通过化学气相沉积(CVD)或薄膜沉积工艺结合干法刻蚀工艺间接加工等方法实现。本实施例片上电子源具体的工作方式与实施例一基本相同,区别在于本实施例从纳米线结构四周收集用于形成发射电流的电子。纳米线结构水平分布在衬底上,本实施例中的优势在于方便制作出金属性电极的引出电极。
实施例八:
本实用新型还能够提供一种真空电子器件,该真空电子器件包括但不限于本实用新型一个或多个实施例中所提供的片上级联电子源,真空电子器件可以包括但不限于X射线管等。
在本说明书的描述中,参考术语“本实施例”、“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
在以上的描述中,对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解,可以通过各种技术手段,来形成所需形状的层、区域等。另外,为了形成同一结构,本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外,尽管在以上分别描述了各实施例,但是这并不意味着各个实施例中的措施不能有利地结合使用。在本实用新型的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
以上对本实用新型的实施例进行了描述。但是,这些实施例仅仅是为了说明的目的,而并非为了限制本实用新型的范围。本实用新型的范围由所附权利要求及其等价物限定。不脱离本实用新型的范围,本领域技术人员可以做出多种替代和修改,这些替代和修改都应落在本实用新型的范围之内。
Claims (10)
1.一种片上级联电子源,其特征在于,该级联电子源包括:
衬底;
多个隧穿结,均设置于所述衬底上;且至少两个所述隧穿结之间通过串联的方式相连;
其中,所述隧穿结包括一对金属性电极和绝缘层,所述绝缘层分别与所述一对金属性电极相连。
2.根据权利要求1所述的片上级联电子源,其特征在于,
沿同一方向上设置的至少两个所述隧穿结之间通过串联的方式相连,且相邻的隧穿结共用一个金属性电极。
3.根据权利要求2所述的片上级联电子源,其特征在于,
至少两个所述隧穿结沿水平方向上依次地设置。
4.根据权利要求1至3中任一权利要求所述的片上级联电子源,其特征在于,
所述绝缘层和所述一对金属性电极均处在同一器件层,且所述绝缘层设置于所述一对金属性电极之间。
5.根据权利要求1所述的片上级联电子源,其特征在于,
所述一对金属性电极之间具有间隔,所述绝缘层处在所述间隔的下方。
6.根据权利要求1至3或5中任一权利要求所述的片上级联电子源,其特征在于,该级联电子源还包括:
电子引出极,所述电子引出极设置于所述衬底的上方,用于收集所述隧穿结产生的电子。
7.根据权利要求1至3中任一权利要求所述的片上级联电子源,其特征在于,
所有隧穿结的绝缘层共同形成一个整层且沉积在所述衬底的上表面,所有隧穿结的金属性电极均设置于具有整层结构的绝缘层的上方。
8.根据权利要求1或2所述的片上级联电子源,其特征在于,
所述一对金属性电极包括沿垂直方向上设置的上电极薄膜和下电极薄膜;
所述绝缘层为绝缘材料薄膜,且所述绝缘材料薄膜设置于所述上电极薄膜与所述下电极薄膜之间;
该级联电子源还包括至少一个通孔,所述通孔依次贯穿呈层状堆叠的所述上电极薄膜、所述绝缘材料薄膜及所述下电极薄膜。
9.根据权利要求1或2所述的片上级联电子源,其特征在于,
所述金属性电极和所述绝缘层均呈纳米线结构,且具有纳米线结构的多个隧穿结沿水平方向上和/或垂直方向上形成至少一个电子源阵列。
10.一种真空电子器件,其特征在于,该器件包括权利要求1至9中任一权利要求所述的片上级联电子源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021115726.7U CN212392204U (zh) | 2020-06-16 | 2020-06-16 | 一种片上级联电子源及真空电子器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021115726.7U CN212392204U (zh) | 2020-06-16 | 2020-06-16 | 一种片上级联电子源及真空电子器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN212392204U true CN212392204U (zh) | 2021-01-22 |
Family
ID=74255138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202021115726.7U Active CN212392204U (zh) | 2020-06-16 | 2020-06-16 | 一种片上级联电子源及真空电子器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN212392204U (zh) |
-
2020
- 2020-06-16 CN CN202021115726.7U patent/CN212392204U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111192806B (zh) | 一种表面隧穿微型电子源及其阵列和实现方法 | |
CN105977154B (zh) | 一种基于扩散工艺具有双缓冲层快恢复二极管芯片制造方法 | |
CN109285740B (zh) | 一种片上微型电子源及其制造方法 | |
CN104795294B (zh) | 电子发射装置及电子发射显示器 | |
CN104795297A (zh) | 电子发射装置及电子发射显示器 | |
JP2012248618A (ja) | 熱電子発電素子 | |
CN104795293A (zh) | 电子发射源 | |
CN104795292A (zh) | 电子发射装置、其制备方法及显示器 | |
CN110610839A (zh) | 片上微型热电子源及其制作方法 | |
CN104795300A (zh) | 电子发射源及其制备方法 | |
EP3182430A1 (en) | Method for fabricating ultra-capacity battery | |
CN104795291A (zh) | 电子发射装置、其制备方法及显示器 | |
US9735367B2 (en) | Light emitting diode | |
CN209056458U (zh) | 一种片上微型电子源 | |
CN105489639A (zh) | 一种渐变电场限制环高压快恢复二极管芯片及其生产工艺 | |
US3611077A (en) | Thin film room-temperature electron emitter | |
US9299907B2 (en) | Thin-film thermo-electric generator and fabrication method thereof | |
CN212392204U (zh) | 一种片上级联电子源及真空电子器件 | |
US9525137B2 (en) | Light emitting diode | |
Wanke et al. | Thermoelectronic energy conversion: concepts and materials | |
CN210200664U (zh) | 片上微型热电子源 | |
JPH10116999A (ja) | 定電圧ショットキーダイオード及びその製造方法 | |
US11355301B2 (en) | On-chip micro electron source and manufacturing method thereof | |
CN110277292B (zh) | 一种中低温真空热电转换器件及其制备方法 | |
JPH0567426A (ja) | 電界放出型電子源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |