CN212323188U - 耦合器和基站天线 - Google Patents
耦合器和基站天线 Download PDFInfo
- Publication number
- CN212323188U CN212323188U CN202021728472.6U CN202021728472U CN212323188U CN 212323188 U CN212323188 U CN 212323188U CN 202021728472 U CN202021728472 U CN 202021728472U CN 212323188 U CN212323188 U CN 212323188U
- Authority
- CN
- China
- Prior art keywords
- path
- sub
- substrate
- signal
- coupler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 137
- 230000008878 coupling Effects 0.000 claims abstract description 91
- 238000010168 coupling process Methods 0.000 claims abstract description 91
- 238000005859 coupling reaction Methods 0.000 claims abstract description 91
- 238000010521 absorption reaction Methods 0.000 claims description 64
- 239000004020 conductor Substances 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 7
- 238000003491 array Methods 0.000 description 19
- 239000010410 layer Substances 0.000 description 12
- 230000005855 radiation Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000002745 absorbent Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Landscapes
- Variable-Direction Aerials And Aerial Arrays (AREA)
Abstract
本公开涉及一种耦合器和基站天线,耦合器包括:第一耦合部件,第一耦合部件包括第一基板以及位于第一基板上的第一信号路径和第二信号路径的第一子路径,第一子路径被配置为与第一信号路径至少部分地耦合,以将第一信号路径中的信号的一部分耦合到第二信号路径中;第二耦合部件,第二耦合部件与第一耦合部件垂直地堆叠,第二耦合部件包括第二基板以及位于第二基板上的第二信号路径的第二子路径;屏蔽部件,屏蔽部件设于第一基板与第二基板之间,以使第一耦合部件与第二耦合部件彼此屏蔽,且屏蔽部件设有第一连接通孔;以及第一连接部件,第一连接部件穿过第一连接通孔,且第一连接部件电连接在第一子路径和第二子路径之间。
Description
技术领域
本公开涉及通信技术领域,具体来说,涉及一种耦合器和基站天线。
背景技术
为了满足增加的容量需求,更多的天线阵列正在被集成到基站天线中。由于基站天线的整体尺寸通常不变,随着其中所集成的天线阵列的数量增多,相邻的天线阵列之间的相互作用可能增大,导致由天线阵列所产生的“天线波束”或辐射参数的劣化。具体地,天线波束的方位角波束宽度(AZBW)会变得更宽,从而导致天线阵列的增益降低和扇区覆盖变差等。
实用新型内容
本公开的目的之一是提供一种耦合器和基站天线。
根据本公开的第一方面,提供了一种耦合器,所述耦合器包括:第一耦合部件,所述第一耦合部件包括第一基板以及位于所述第一基板上的第一信号路径和第二信号路径的第一子路径,所述第一子路径被配置为与所述第一信号路径至少部分地耦合,以将所述第一信号路径中的信号的一部分耦合到所述第二信号路径中;第二耦合部件,所述第二耦合部件与所述第一耦合部件垂直地堆叠,所述第二耦合部件包括第二基板以及位于所述第二基板上的所述第二信号路径的第二子路径;屏蔽部件,所述屏蔽部件设于所述第一基板与所述第二基板之间,以便使所述第一耦合部件与所述第二耦合部件彼此屏蔽,所述屏蔽部件设有第一连接通孔;以及第一连接部件,所述第一连接部件穿过所述第一连接通孔,且所述第一连接部件电连接在所述第一子路径和所述第二子路径之间。
根据本公开的第二方面,提供了一种基站天线,所述基站天线包括:第一辐射元件阵列,所述第一辐射元件阵列包括多个第一辐射元件;第二辐射元件阵列,所述第二辐射元件阵列包括多个第二辐射元件,且所述第二辐射元件的工作频段与所述第一辐射元件的工作频段相同;如上所述的耦合器,所述耦合器被配置为将至少一个第一辐射元件耦合到所述第二辐射元件阵列,和/或将至少一个第二辐射元件耦合到所述第一辐射元件阵列。
通过以下参照附图对本公开的示例性实施例的详细描述,本公开的其它特征及其优点将会变得更为清楚。
附图说明
构成说明书的一部分的附图描述了本公开的实施例,并且连同说明书一起用于解释本公开的原理。
参照附图,根据下面的详细描述,可以更加清楚地理解本公开,其中:
图1是一种基站天线的示意性框图;
图2是一种耦合器的示意性透视图;
图3是图2的耦合器的分解示意性透视图;
图4是根据本公开的一示例性实施例的耦合器的示意性透视图;
图5是图4的耦合器的分解示意性透视图;
图6是根据本公开的另一示例性实施例的耦合器的示意性透视图;
图7是图6的耦合器的分解示意性透视图。
在以下描述的实施例中,在一些情况中在不同的附图之间共同使用同一附图标记来表示相同部分或具有相似功能的部分,而省略其重复说明。在一些情况中,使用相似的标号和字母表示类似项,并且因此一旦某一项在一个附图中被定义,则关于随后的附图不需要对其进行进一步讨论。
为了便于理解,在附图等中所示的各结构的位置、尺寸及范围等在有些情况下不表示实际的位置、尺寸及范围等。因此,本公开不必限于附图等所公开的位置、尺寸及范围等。
具体实施方式
下面将参照附图来详细描述本公开的各种示例性实施例。应注意到:除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本公开及其应用或使用的限制。也就是说,本文中所讨论的结构及方法是以示例性的方式示出,来解释根据本公开的不同实施例。本领域技术人员应当理解,这些示例仅仅以说明的方式来指示本公开的实施方式,而不是以穷尽的方式。此外,附图不必按比例绘制,一些特征可能被放大以示出一些具体部件的细节。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论,但在适当情况下,所述技术、方法和装置旨在被视为说明书的一部分。
在这里示出和讨论的所有示例中,任何具体值应被解释为仅仅是说明性的,而非限制性的。因此,示例性实施例的其它示例可以具有不同的值。
图1是一种基站天线的示意性框图,该基站天线可以包括第一辐射元件阵列210、第二辐射元件阵列220以及耦合器100。第一辐射元件阵列210可以包括多个第一辐射元件211,第二辐射元件阵列220可以包括多个第二辐射元件221,且第一辐射元件211的工作频段与第二辐射元件221的工作频段相同。随着第一辐射元件阵列210和第二辐射元件阵列220之间的距离的减小,第一辐射元件211和第二辐射元件221之间的相互作用相应增强,这会导致由相应的第一辐射元件阵列210和第二辐射元件阵列220所产生的天线波束的方位角波束宽度(AZBW)变宽。
例如,在一具体示例中,如果与其它辐射元件阵列充分地隔离(例如,通过足够远地间隔开阵列),那么第一辐射元件阵列210可以产生具有提供了120度扇区的覆盖范围的方位角波束宽度的天线波束。类似地,如果被充分地隔离,那么第二辐射元件阵列220也可以产生具有提供了120度扇区的覆盖范围的方位角波束宽度的天线波束,并且通过三组这样的第一辐射元件阵列210或第二辐射元件阵列220就可以在方位平面上实现整个360度的覆盖范围。然而,在实践中,由于第一辐射元件阵列210会受到第二辐射元件阵列220的影响,由第一辐射元件阵列210所产生的天线波束的方位角波束宽度可能增大,使得第一辐射元件阵列210提供了超出120度扇区的覆盖范围。类似地,由第二辐射元件阵列220所产生的天线波束的方位角波束宽度可能增大,使得第二辐射元件阵列220也提供了超出120度扇区的覆盖范围。作为结果,第一辐射元件阵列210和第二辐射元件阵列220的覆盖区域可能与基站的其它天线的第一辐射元件阵列210和第二辐射元件阵列220的覆盖区域重叠,导致所有天线的增益降低和扇区覆盖范围的劣化。
为了解决上述问题,可以在基站天线中设置耦合器100。如图1所示,耦合器100可以将第一辐射元件阵列210的信号的一部分耦合到第二辐射元件阵列220中,根据电磁波的干涉叠加原理,使得第二辐射元件阵列220的AZBW变窄,以改善基站天线的性能。具体地,耦合器100可以包括第一端口121、第二端口122、第三端口123和第四端口124,其中,第一端口121可以用作输入端口以接收输入信号,第二端口122可以用作耦合端口以输出来自输入信号的一部分的耦合信号,第三端口123可以用作隔离端口,以及第四端口124可以用作输出端口以输出输入信号的剩余部分。为了简便起见,图1中仅示出了一个耦合器100。将理解的是,可以根据需要设置更多的耦合器100(并且耦合到其它辐射元件211、221),以将第一辐射元件阵列210的信号的额外部分耦合到第二辐射元件阵列220,以便使由第一辐射元件阵列210所产生的天线波束的AZBW变窄,以改善天线的性能。同样地,可以设置一个或多个额外的耦合器来将第二辐射元件阵列220的信号的一部分耦合到第一辐射元件阵列210,以便使由第二辐射元件阵列220所产生的天线波束的AZBW变窄。
基站天线还可以包括功分器310和320。功分器310可以将从端口311接收到的信号的相应的部分通过相应的端口312分配给第一辐射元件阵列210中的相应的第一辐射元件211,以及通过端口313分配给耦合器100。类似地,功分器320可以将从端口321接收到的信号的相应的部分通过相应的端口322分配给第二辐射元件阵列220中的相应的第二辐射元件221,以及通过端口323分配给耦合器100。
将理解的是,在图1所示的基站天线中,可以包括额外的辐射元件阵列,这些辐射元件阵列可以被布置为与第一辐射元件阵列210和第二辐射元件阵列220重叠,或者被布置为邻近第一辐射元件阵列210和第二辐射元件阵列220。此外,其它辐射元件阵列可以与第一辐射元件阵列210和第二辐射元件阵列220工作在相同或不同的频段中。对于工作在相同频段中的辐射元件阵列,可以采用耦合器来改善各个辐射元件阵列的AZBW,而对于工作在不同频段中的辐射元件阵列,它们的辐射性能通常互不干扰,且可以有效扩展天线的工作频段。在一些实施例中,天线可以包括使用多进多出(M I MO)传输技术来工作的辐射元件阵列。
如图2和图3所示,一种用在基站天线中的耦合器可以是平行线耦合器,其可以包括在第一端口121’和第四端口124’之间的第一信号路径111’、在第一端口121’和第二端口122’之间的第二信号路径112’、在第三端口123’和第二端口122’之间的第三信号路径113’、以及在第三端口123’和第四端口124’之间的第四信号路径114’。
在一种配置中,第一端口121’用作输入端口,第二端口122’用作耦合端口,第三端口123’用作隔离端口,以及第四端口124’用作输出端口。如图2中实线箭头所指示的,初始信号可以从第一端口121’输入,并经由第一信号路径111’直接行进到第四端口124’用于输出。此外,由于第一信号路径111’和第二信号路径112’部分平行,并且第二信号路径112’与第三信号路径113’部分平行,因此可以发生信号耦合,并且如图2中虚线箭头所指示的,初始信号的一部分可以被耦合到第二信号路径112’中,沿着第二信号路径112’行进,并且然后被耦合到第三信号路径113’中,以从第二端口122’输出。
类似地,在另一种配置中,第一端口121’用作隔离端口,第二端口122’用作输出端口,第三端口123’用作输入端口,以及第四端口124’用作耦合端口。初始信号可以从第三端口123’输入,并经由第三信号路径113’直接行进到第二端口122’用于输出。此外,初始信号的一部分可以被耦合到第四信号路径114’中,沿着第四信号路径114’行进,并且然后被耦合到第一信号路径111’中,以在第四端口124’处输出。
可以根据布线等方面的需求来选择合适的配置,从而将耦合器连接在天线中,以改善天线的性能。
然而,图2和图3所示的耦合器通常具有大的面积,并且因而需要在天线中为其预留足够的空间。然而,在包括大量辐射元件阵列的天线中,各个部件的布置空间倾向于是被限制的,并且特别是在需要多个耦合器的情况下,天线的配置将变得更加困难。
为了减少耦合器所占据的空间量,根据本公开的一示例性实施例,如图4至图7所示,耦合器可以包括第一耦合部件、第二耦合部件、屏蔽部件180和第一连接部件191,其中第一耦合部件、屏蔽部件180和第二耦合部件可以依次垂直堆叠。在一些实施例中,第一耦合部件可以是印刷电路板,包括单层印刷电路板。类似地,第二耦合部件也可以是印刷电路板,包括单层印刷电路板。屏蔽部件180可以由金属板形成,其可以使第一耦合部件与第二耦合部件彼此屏蔽,以避免下面将描述的第一耦合部件上的信号路径与第二耦合部件上的信号路径彼此干扰,从而改善信号传输。
如图4至图7所示,第一耦合部件可以包括第一基板151以及位于第一基板151上的第一信号路径111和第二信号路径112的第一子路径1121,其中第一子路径1121可以被配置为与第一信号路径111至少部分地耦合,以将第一信号路径111中的信号的一部分耦合到第二信号路径112中。第二耦合部件可以包括第二基板152以及位于第二基板152上的第二信号路径112的第二子路径1122。位于第一基板151上的第一子路径1121和位于第二基板152上的第二子路径1122可以通过第一连接部件191被连接在一起,以共同形成第二信号路径112,并且第二信号路径112可以参与耦合信号的传输,该耦合信号可以是第一信号路径111中的初始信号的一部分。
为了设置第一连接部件191,屏蔽部件180可以设有第一连接通孔181,并且第一连接部件191可以穿过第一连接通孔181来连接第一子路径1121和第二子路径1122。
在本公开的一示例性实施例中,通过将原来在同一平面上的信号路径形成在两个垂直堆叠的平面上,可以有效地减小信号路径所需的面积,并且从而减小了耦合器的尺寸。而且,设置在信号路径所处的不同平面之间的屏蔽部件180可以避免处于不同平面上的信号路径之间的干扰,从而改善了耦合器的性能。
在一些情况下,第二子路径1122中的耦合信号可以被直接输出。在另一些情况下,如图4至图7所示,第二耦合部件还可以包括位于第二基板152上的第三信号路径113,并且第三信号路径113可以被配置为与第二子路径1122至少部分地耦合,以将第二信号路径112中的信号的一部分耦合到第三信号路径113中。
由于第二子路径1122与第三信号路径113之间的耦合,可以进一步减小所得的耦合信号的大小,从而帮助更准确地调节天线中相应的辐射元件阵列的AzBW。
此外,在一些实施例中,可以以类似于第一信号路径111的方式来设置第三信号路径113。这样,初始信号也可以首先被输入到第三信号路径113中,并且然后其一部分被耦合到第二子路径1122中,沿着第二信号路径112行进到第一子路径1121中,并且再被耦合到第一信号路径111中用于输出。在实际操作中,可以根据耦合器在天线中的连接模式和布线需求等,选择初始信号和耦合信号的合适路径。
类似于第二信号路径112的布置,还可以在耦合器中布置第四信号路径114,以提供冗余的路径,以便于在实际操作中根据耦合器在天线中的连接模式和布线需求等,选择初始信号和耦合信号的合适路径。如图4至图7所示,第二耦合部件可以包括位于第二基板152上的第四信号路径114的第三子路径1143,并且第三子路径1143可以被配置为与第三信号路径113至少部分地耦合,以将第三信号路径113中的信号的一部分耦合到第四信号路径114中。第一耦合部件还可以包括位于第一基板151上的第四信号路径114的第四子路径1144。位于第二基板152上的第三子路径1143和位于第一基板151上的第四子路径1144可以通过第二连接部件192被连接在一起,以共同形成第四信号路径114,并且第四信号路径114可以参与耦合信号的传输,该耦合信号可以是第三信号路径113中的初始信号的一部分。
为了设置第二连接部件192,在屏蔽部件180上还可以设有第二连接通孔182,并且第二连接部件192可以穿过第二连接通孔182来连接第三子路径1143和第四子路径1144。
在一些情况下,第四子路径1144中的耦合信号可以被直接输出。在另一些情况下,如图4至图7所示,第一信号路径111还可以被配置为与第四子路径1144至少部分地耦合,以将第四信号路径114中的信号的一部分耦合到第一信号路径111中。由于第四子路径1144与第一信号路径111之间的耦合,可以进一步减小所得的耦合信号的大小,从而帮助更准确地调节天线中相应的辐射元件阵列的AZBW。
在本示例性实施例中,在耦合器的不同平面上,可以设置至少四个不同的信号路径,以实现不同的耦合需求,并且有效地减小了耦合器的尺寸,从而有助于高效地利用天线中的空间。
进一步地,为了使耦合信号与直接经由第一信号路径111或第三信号路径113所输出的初始信号的一部分是同相位的,以便通过电磁波的干涉叠加来减小相应的辐射元件阵列的AZBW,对各个信号路径的长度存在一定的限制。也就是说,第一信号路径111的第一长度与第二信号路径112的第二长度被配置为使得信号的通过第一信号路径111所得的一部分与信号的通过第二信号路径112所得的另一部分同相;以及第三信号路径113的第三长度与第四信号路径114的第四长度被配置为使得信号的通过第三信号路径113所得的一部分与信号的通过第四信号路径114所得的另一部分同相。通过调节第一信号路径111、第二信号路径112、第三信号路径114和第四信号路径114中的至少一个的弯曲形状,可以在尽可能保持信号路径所占据的总面积不变的同时,调节各个信号路径的长度。
在一些实施例中,第一信号路径111的第一长度可以等于第三信号路径113的第三长度,和/或,第二信号路径112的第二长度可以等于第四信号路径114的第四长度。
在一些实施例中,如图4至图7所示,第二信号路径112的第二长度可以大于第一信号路径111的第一长度,和/或,第四信号路径114的第四长度可以大于第三信号路径113的第三长度。
如图4至图7所示,耦合器可以是平行线耦合器。第一信号路径111的第一耦合段111a可以与第一子路径1121的第一子段1121a平行,使得第一信号路径111与第一子路径1121耦合。类似地,第一信号路径111的第四耦合段111d可以与第四子路径1144的第四子段1144d平行,使得第一信号路径111与第四子路径1144耦合。以同样的方式,第三信号路径113的第二耦合段113b可以与第二子路径1122的第二子段1122b平行,使得第三信号路径113可以与第二子路径1122耦合,以及第三信号路径113的第三耦合段113c可以与第三子路径1143的第三子段1143c平行,使得第三信号路径113与第三子路径1143耦合。
要注意的是,在平行线耦合器中,在某一路径中的初始信号的行进方向与来自该初始信号的耦合到另一路径中的耦合信号的行进方向相反。也就是说,在第一耦合段111a中的信号行进方向与在第一子段1121a中的信号行进方向相反,在第四耦合段111d中的信号行进方向与在第四子段1144d中的信号行进方向相反,在第二耦合段113b中的信号行进方向与在第二子段1122b中的信号行进方向相反,以及在第三耦合段113c中的信号行进方向与在第三子段1143c中的信号行进方向相反。
如图5和图7所示,在本公开的一示例性实施例中,第一子路径1121与第四子路径1144可以并排设置于第一基板151的同一侧上;以及第二子路径1122与第三子路径1143可以并排设置于第二基板152的同一侧上,以充分利用第一基板151和第二基板152上的空间来设置相应的路径。此外,如图5所示,第一子路径1121与第三子路径1143可以垂直堆叠;以及第四子路径1144与第二子路径1122可以垂直堆叠,以减小所需的第一基板151和第二基板152的面积。
为了便于信号输入和输出耦合器,如图4至图7所示,第一耦合部件还可以包括位于第一基板151上的第一端口121和第四端口124,其中第一端口121可以连接于第一信号路径111的接近第一子路径1121的一端,以及第四端口124可以连接于第一信号路径111的接近第四子路径1144的另一端。类似地,第二耦合部件还可以包括位于第二基板152上的第二端口122和第三端口123,其中第二端口122可以连接于第三信号路径113的接近第二子路径1122的一端,以及第三端口123可以连接于第三信号路径113的接近第三子路径1143的另一端。
在耦合器中,可以将第一端口121、第二端口122、第三端口123和第四端口124中的任一个用作输入端口,并且相应地,输出端口、耦合端口和隔离端口也会发生变化,以方便在不同的天线中将耦合器连接到其它部件。例如,当第一端口121用作输入端口时,第四端口124可以用作输出端口,第二端口122可以用作耦合端口,并且第三端口123可以用作隔离端口。或者,当第三端口123用作输入端口时,第二端口122可以用作输出端口,第四端口124可以用作耦合端口,并且第一端口121可以用作隔离端口。
如图5至图7所示,为了方便耦合器与天线中的其它部件相连,第一端口121、第二端口122、第三端口123以及第四端口124的在垂直方向上的投影可以彼此间隔。
此外,在第一子路径1121与第三子路径1143垂直堆叠,以及第四子路径1144与第二子路径1122垂直堆叠的配置中,输出端口和耦合端口可以位于耦合器的一端,而输入端口和隔离端口可以位于耦合器的另一端,以便于将耦合器连接到其它部件。
为了改善耦合器的隔离性能,如图4至图7所示,第一耦合部件还可以包括位于第一基板151上的第一吸收路径131和第一吸收部件141以及第四吸收路径134和第四吸收部件144。第一吸收路径131可以连接第一子路径1121的第一子段1121a与第一吸收部件141,第四吸收路径134可以连接第四子路径1144的第四子段1144d与第四吸收部件144。类似地,第二耦合部件还可以包括位于第二基板152上的第二吸收路径132和第二吸收部件142以及第三吸收路径133和第三吸收部件143。第二吸收路径132可以连接第二子路径1122的第二子段1122b与第二吸收部件142,第三吸收路径133可以连接第三子路径1143的第三子段1143c与第三吸收部件143。
在一些实施例中,第一吸收部件141、第二吸收部件142、第三吸收部件143以及第四吸收部件144中的至少一个可以包括电阻器。为了改善耦合器的调校性能,第一吸收部件141、第二吸收部件142、第三吸收部件143以及第四吸收部件144中的至少一个还可以包括并联设置的两个电阻器。这两个电阻器的电阻各自可以为50欧姆。将理解的是,在其它实施例中,可以设置其它的吸收部件,以实现期望的性能。
如图5和图7所示,第一耦合部件还可以包括第一接地部件161,并且第一接地部件161可以相对于第一吸收部件141和第四吸收部件144位于第一基板151的不同侧上。在一些实施例中,第一接地部件161可以由金属层形成,并与第一基板151垂直堆叠。而且,第一吸收部件141可以经由第一基板151上的第一导电通孔1513电连接到第一接地部件161,且第四吸收部件144可以经由第一基板151上的第四导电通孔1514电连接到第一接地部件161。以相同的方式,第二耦合部件还可以包括第二接地部件162,并且第二接地部件162可以相对于第二吸收部件142和第三吸收部件143位于第二基板152的不同侧上。在一些实施例中,第二接地部件162也可以由金属层形成,并与第二基板152垂直堆叠。而且,第二吸收部件142可以经由第二基板152上的第二导电通孔1523电连接到第二接地部件162,且第三吸收部件143可以经由第二基板152上的第三导电通孔1524电连接到第二接地部件162。
在一些实施例中,屏蔽部件180可以与第一接地部件161和第二接地部件162电连接,使得第一耦合部件与第二耦合部件共地。
在本公开的一示例性实施例中,如图5所示,第一信号路径111、第一子路径1121、第四子路径1144、第一吸收路径131、第四吸收路径134、第一吸收部件141和第四吸收部件144位于第一基板151的第一侧(图5中所示的上侧)上,并且第一接地部件161位于第一基板151的相对的第二侧(图5中所示的下侧)上。而且,第一基板151设有第一非导电通孔1511和第二非导电通孔1512,以及第一接地部件设有第三连接通孔1611和第四连接通孔1612。而且,第二接地部件162位于第二基板152的第一侧(图5中所示的上侧)上,并且第三信号路径113、第二子路径1122、第三子路径1143、第二吸收路径132、第三吸收路径133、第二吸收部件142和第三吸收部件143位于第二基板152的相对的第二侧(图5中所示的下侧)上。第二基板152设有第三非导电通孔1521和第四非导电通孔1522,以及第二接地部件162设有第五连接通孔1621和第六连接通孔1622。基于上述配置,第一连接部件191可以依次穿过第一非导电通孔1511、第三连接通孔1611、第一连接通孔181、第五连接通孔1621和第三非导电通孔1521将第一子路径1121连接到第二子路径1122,以及第二连接部件192可以依次穿过第四非导电通孔1512、第六连接通孔1612、第二连接通孔182、第四连接通孔1622和第二非导电通孔1522将第三子路径1143连接到第四子路径1144。
为了便于连接,第一非导电通孔1511、第三连接通孔1611、第一连接通孔181、第五连接通孔1621和第三非导电通孔1521可以在垂直方向上重叠,使得第一连接部件191可以直接穿过这些孔。以相同的方式,第四非导电通孔1512、第六连接通孔1612、第二连接通孔182、第四连接通孔1622和第二非导电通孔1522可以在垂直方向上重叠,使得第二连接部件192可以直接穿过这些孔。
在一些实施例中,第一连接部件191可以包括第一内导体和围绕第一内导体的第一介电层,其中第一内导体可以连接在第一子路径1121和第二子路径1122之间,并且第一介电层可以使第一内导体与第一基板151、第一接地部件161、屏蔽部件180、第二接地部件162和第二基板152电绝缘。类似地,第二连接部件192可以包括第二内导体和围绕第二内导体的第二介电层,其中第二内导体可以连接在第三子路径1143和第四子路径1144之间,并且第二介电层可以使第二内导体与第二基板152、第二接地部件162、屏蔽部件180、第一接地部件161和第一基板151电绝缘。这样的第一连接部件191可以与屏蔽部件180形成类似同轴线缆的结构,其中,屏蔽部件180相当于同轴线缆的外导体。类似地,第二连接部件192也可以与屏蔽部件180形成类似同轴线缆的结构。
如图4和图5所示,在一示例性实施例中,第一端口121和第四端口124可以位于第一基板151的第一侧上,且第二端口122和第三端口123可以位于第二基板152的第二侧上。这样,可以以类似的方式来制备第一耦合部件和第二耦合部件,从而减少工艺成本。
然而,在图4和图5所示的布置中,当使第二端口122和第三端口123连接到基站天线中的另一部件时,需要从耦合器的背面进行诸如焊接之类的连接操作,导致了不便。因此,根据本公开的另一示例性实施例,如图6和图7所示,第二端口122和第三端口133可以位于第二基板152的第一侧上。为了实现连接,第二基板152还可以设有第五导电通孔1525和第六导电通孔1526。这样,第二端口122可以经由第五导电通孔1525电连接到第二子路径1122,以及第三端口123可以经由第六导电通孔1526电连接到第三子路径1143。此外,第二耦合部件还可以包括位于第二基板152的第二侧上的第三接地部件163和第四接地部件164,第三接地部件163可以被配置为用作第二端口122的接地端,以及第四接地部件164可以被配置为用作第三端口123的接地端。通过将第三接地部件163和第四接地部件164设置在与第二端口122和第三端口123所处的第一侧相对的第二侧上,可以实现整个耦合器中的接地的一致性,因为第一基板151和第二基板152的厚度可以是基本一致的。
另外,本公开的实施方式还可以包括以下示例:
1.一种耦合器,所述耦合器包括:
第一耦合部件,所述第一耦合部件包括第一基板以及位于所述第一基板上的第一信号路径和第二信号路径的第一子路径,所述第一子路径被配置为与所述第一信号路径至少部分地耦合,以将所述第一信号路径中的信号的一部分耦合到所述第二信号路径中;
第二耦合部件,所述第二耦合部件与所述第一耦合部件垂直地堆叠,所述第二耦合部件包括第二基板以及位于所述第二基板上的所述第二信号路径的第二子路径;
屏蔽部件,所述屏蔽部件设于所述第一基板与所述第二基板之间,以便使所述第一耦合部件与所述第二耦合部件彼此屏蔽,所述屏蔽部件设有第一连接通孔;以及
第一连接部件,所述第一连接部件穿过所述第一连接通孔,且所述第一连接部件电连接在所述第一子路径和所述第二子路径之间。
2.根据1所述的耦合器,所述第二耦合部件还包括位于所述第二基板上的第三信号路径,所述第三信号路径被配置为与所述第二子路径至少部分地耦合,以将所述第二信号路径中的信号的一部分耦合到所述第三信号路径中。
3.根据2所述的耦合器,所述第二耦合部件还包括位于所述第二基板上的第四信号路径的第三子路径,所述第三子路径被配置为与所述第三信号路径至少部分地耦合,以将所述第三信号路径中的信号的一部分耦合到所述第四信号路径中;
所述第一耦合部件还包括位于所述第一基板上的所述第四信号路径的第四子路径;
所述屏蔽部件还设有第二连接通孔;以及
所述耦合器还包括第二连接部件,所述第二连接部件穿过所述第二连接通孔,且所述第二连接部件电连接在所述第三子路径和所述第四子路径之间。
4.根据3所述的耦合器,所述第一信号路径还被配置为与所述第四子路径至少部分地耦合,以将所述第四信号路径中的信号的一部分耦合到所述第一信号路径中。
5.根据4所述的耦合器,所述第一信号路径的第一长度与所述第二信号路径的第二长度被配置为使得信号的通过所述第一信号路径所得的一部分与通过所述第二信号路径所得的另一部分同相;以及
所述第三信号路径的第三长度与所述第四信号路径的第四长度被配置为使得信号的通过所述第三信号路径所得的一部分与通过所述第四信号路径所得的另一部分同相。
6.根据5所述的耦合器,所述第一长度等于所述第三长度;和/或
所述第二长度等于所述第四长度。
7.根据5所述的耦合器,所述第二长度大于所述第一长度;和/或
所述第四长度大于所述第三长度。
8.根据4所述的耦合器,所述第一信号路径的第一耦合段与所述第一子路径的第一子段平行,使得所述第一信号路径与所述第一子路径耦合,且所述第一信号路径的第四耦合段与所述第四子路径的第四子段平行,使得所述第一信号路径与所述第四子路径耦合;以及
所述第三信号路径的第二耦合段与所述第二子路径的第二子段平行,使得所述第三信号路径与所述第二子路径耦合,且所述第三信号路径的第三耦合段与所述第三子路径的第三子段平行,使得所述第三信号路径与所述第三子路径耦合。
9.根据8所述的耦合器,在所述第一耦合段中的信号行进方向与在所述第一子段中的信号行进方向相反;
在所述第四耦合段中的信号行进方向与在所述第四子段中的信号行进方向相反;
在所述第二耦合段中的信号行进方向与在所述第二子段中的信号行进方向相反;以及
在所述第三耦合段中的信号行进方向与在所述第三子段中的信号行进方向相反。
10.根据4所述的耦合器,所述第一子路径与所述第四子路径并排设置于所述第一基板的同一侧上;以及
所述第二子路径与所述第三子路径并排设置于所述第二基板的同一侧上。
11.根据4所述的耦合器,所述第一子路径与所述第三子路径垂直堆叠;以及
所述第二子路径与所述第四子路径垂直堆叠。
12.根据4所述的耦合器,所述第一耦合部件还包括位于所述第一基板上的第一端口和第四端口,所述第一端口连接于所述第一信号路径的接近所述第一子路径的一端,所述第四端口连接于所述第一信号路径的接近所述第四子路径的另一端;以及
所述第二耦合部件还包括位于所述第二基板上的第二端口和第三端口,所述第二端口连接于所述第三信号路径的接近所述第二子路径的一端,所述第三端口连接于所述第三信号路径的接近所述第三子路径的另一端。
13.根据12所述的耦合器,所述第一端口、所述第二端口、所述第三端口以及所述第四端口的在垂直方向上的投影彼此间隔。
14.根据12所述的耦合器,所述第一耦合部件还包括:
位于所述第一基板上的第一吸收路径和第一吸收部件,所述第一吸收路径连接所述第一子路径的与所述第一信号路径耦合的第一子段和所述第一吸收部件;
位于所述第一基板上的第四吸收路径和第四吸收部件,所述第四吸收路径连接所述第四子路径的与所述第一信号路径耦合的第四子段和所述第四吸收部件;以及
所述第二耦合部件还包括:
位于所述第二基板上的第二吸收路径和第二吸收部件,所述第二吸收路径连接所述第二子路径的与所述第三信号路径耦合的第二子段和所述第二吸收部件;
位于所述第二基板上的第三吸收路径和第三吸收部件,所述第三吸收路径连接所述第三子路径的与所述第三信号路径耦合的第三子段和所述第三吸收部件。
15.根据14所述的耦合器,所述第一吸收部件、所述第二吸收部件、所述第三吸收部件以及所述第四吸收部件中的至少一个包括电阻器。
16.根据15所述的耦合器,所述第一吸收部件、所述第二吸收部件、所述第三吸收部件以及所述第四吸收部件中的至少一个包括并联设置的两个电阻器。
17.根据14所述的耦合器,
所述第一耦合部件还包括第一接地部件,所述第一接地部件相对于所述第一吸收部件和所述第四吸收部件位于所述第一基板的相对侧上,所述第一吸收部件经由所述第一基板上的第一导电通孔与所述第一接地部件电连接,且所述第四吸收部件经由所述第一基板上的第四导电通孔与所述第一接地部件电连接;以及
所述第二耦合部件还包括第二接地部件,所述第二接地部件相对于所述第二吸收部件和所述第三吸收部件位于所述第二基板的相对侧上,所述第二吸收部件经由所述第二基板上的第二导电通孔与所述第二接地部件电连接,且所述第三吸收部件经由所述第二基板上的第三导电通孔与所述第二接地部件电连接。
18.根据17所述的耦合器,所述屏蔽部件电连接在所述第一接地部件和所述第二接地部件之间。
19.根据17所述的耦合器,所述第一信号路径、所述第一子路径、所述第四子路径、所述第一吸收路径、所述第四吸收路径、所述第一吸收部件和所述第四吸收部件位于所述第一基板的第一侧上,所述第一接地部件位于所述第一基板的相对的第二侧上,所述第一基板设有第一非导电通孔和第二非导电通孔,所述第一接地部件设有第三连接通孔和第四连接通孔;
所述第二接地部件位于所述第二基板的第一侧上,所述第三信号路径、所述第二子路径、所述第三子路径、所述第二吸收路径、所述第三吸收路径、所述第二吸收部件和所述第三吸收部件位于所述第二基板的相对的第二侧上,所述第二基板设有第三非导电通孔和第四非导电通孔,所述第二接地部件设有第五连接通孔和第六连接通孔;
所述第一连接部件依次穿过所述第一非导电通孔、所述第三连接通孔、所述第一连接通孔、所述第五连接通孔和所述第三非导电通孔将所述第一子路径连接到所述第二子路径;
所述第二连接部件依次穿过所述第四非导电通孔、所述第六连接通孔、所述第二连接通孔、所述第四连接通孔和所述第二非导电通孔将所述第三子路径连接到所述第四子路径。
20.根据19所述的耦合器,所述第一非导电通孔、所述第三连接通孔、所述第一连接通孔、所述第五连接通孔和所述第三非导电通孔在垂直方向上重叠;以及
所述第四非导电通孔、所述第六连接通孔、所述第二连接通孔、所述第四连接通孔和所述第二非导电通孔在垂直方向上重叠。
21.根据19所述的耦合器,所述第一连接部件包括第一内导体和围绕所述第一内导体的第一介电层,所述第一内导体连接在所述第一子路径和所述第二子路径之间,所述第一介电层使所述第一内导体相对于所述第一基板、所述第一接地部件、所述屏蔽部件、所述第二接地部件和所述第二基板电绝缘;和/或
所述第二连接部件包括第二内导体和围绕所述第二内导体的第二介电层,所述第二内导体连接在所述第三子路径和所述第四子路径之间,所述第二介电层使所述第二内导体相对于所述第二基板、所述第二接地部件、所述屏蔽部件、所述第一接地部件和所述第一基板电绝缘。
22.根据19所述的耦合器,所述第一端口和所述第四端口位于所述第一基板的第一侧上。
23.根据19所述的耦合器,所述第二端口和所述第三端口位于所述第二基板的第二侧上。
24.根据19所述的耦合器,所述第二端口和所述第三端口位于所述第二基板的第一侧上;
所述第二耦合部件还包括位于所述第二基板的第二侧上的第三接地部件和第四接地部件,所述第二基板还设有第五导电通孔和第六导电通孔;
其中,所述第二端口经由所述第五导电通孔与所述第二子路径电连接,所述第三接地部件被配置为用作所述第二端口的接地端,且所述第三端口经由所述第六导电通孔与所述第三子路径电连接,所述第四接地部件被配置为用作所述第三端口的接地端。
25.根据17所述的耦合器,所述第一接地部件包括与所述第一基板垂直堆叠的第一金属层;和/或
所述第二接地部件包括与所述第二基板垂直堆叠的第二金属层。
26.根据1所述的耦合器,所述第一耦合部件包括第一印刷电路板;和/或
所述第二耦合部件包括第二印刷电路板。
27.一种基站天线,所述基站天线包括:
第一辐射元件阵列,所述第一辐射元件阵列包括多个第一辐射元件;
第二辐射元件阵列,所述第二辐射元件阵列包括多个第二辐射元件,且所述第二辐射元件的工作频段与所述第一辐射元件的工作频段相同;
根据1至26中任一项所述的耦合器,所述耦合器被配置为将至少一个第一辐射元件耦合到所述第二辐射元件阵列,和/或将至少一个第二辐射元件耦合到所述第一辐射元件阵列。
28.根据27所述的基站天线,所述基站天线包括多进多出天线。
如在此所使用的,词语“前”、“后”、“顶”、“底”、“之上”、“之下”等,如果存在的话,用于描述性的目的而并不一定用于描述不变的相对位置。应当理解,这样的词语在适当的情况下是可互换的,使得在此所描述的本公开的实施例,例如,能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。
如在此所使用的,词语“示例性的”意指“用作示例、实例或说明”,而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且,本公开不受在上述技术领域、背景技术、实用新型内容或具体实施方式中所陈述的任何所表述的或所暗示的理论所限定。
如在此所使用的,词语“基本上”意指包含由设计或制造的缺陷、设备或部件的容差、环境影响和/或其它因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪声以及可能存在于实际的实施方式中的其它实际考虑因素所致的与完美的或理想的情形之间的差异。
另外,前面的描述可能提及了被“连接”或“耦接”在一起的元件或节点或特征。如在此所使用的,除非另外明确说明,“连接”意指一个元件/节点/特征与另一种元件/节点/特征在电学上、机械上、逻辑上或以其它方式连接(或者通信)。同样,除非另外明确说明,“耦合”意指一个元件/节点/特征可以与另一元件/节点/特征以直接的或间接的方式在机械上、电学上、逻辑上或以其它方式连结以允许相互作用,即使这两个特征可能并没有直接连接。也就是说,“耦合”意图包含元件或其它特征的直接连结和间接连结,包括利用一个或多个中间元件的连接。
另外,仅仅为了参考的目的,还可以在本文中使用“第一”、“第二”等类似术语,并且因而并非意图限定。例如,除非上下文明确指出,否则涉及结构或元件的词语“第一”、“第二”和其它此类数字词语并没有暗示顺序或次序。
还应注意,如本文所使用的,词语“包括”、“包含”、“具有”和任何其它变体说明存在所指出的特征、整体、步骤、操作、元件和/或部件,但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组合。
在本公开中,术语“提供”从广义上旨在涵盖获得对象的所有方式,因此表述“提供某对象”包括但不限于“购买”、“制备/制造”、“布置/设置”、“安装/装配”、和/或“订购”对象等。
本领域技术人员还应当认识到,在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作,单个操作可以分布于附加的操作中,并且操作可以在时间上至少部分重叠地执行。而且,替代的实施例可以包括特定操作的多个实例,并且在其他各种实施例中可以改变操作顺序。然而,其它的修改、变化和替换同样是可能的。因此,本说明书和附图应当被看作是说明性的,而非限制性的。
虽然已经通过示例对本公开的一些具体实施例进行了详细描述,但是本领域的技术人员应该理解,以上示例仅旨在是说明性的,而不是为了限制本公开的范围。在此公开的实施例可以在不脱离本公开的精神和范围的情况下任意彼此组合。本领域的技术人员应理解,可以在不脱离本公开的精神和范围的情况下对上面的实施例进行修改。本公开的范围由所附权利要求来限定。
Claims (28)
1.一种耦合器,其特征在于,所述耦合器包括:
第一耦合部件,所述第一耦合部件包括第一基板以及位于所述第一基板上的第一信号路径和第二信号路径的第一子路径,所述第一子路径被配置为与所述第一信号路径至少部分地耦合,以将所述第一信号路径中的信号的一部分耦合到所述第二信号路径中;
第二耦合部件,所述第二耦合部件与所述第一耦合部件垂直地堆叠,所述第二耦合部件包括第二基板以及位于所述第二基板上的所述第二信号路径的第二子路径;
屏蔽部件,所述屏蔽部件设于所述第一基板与所述第二基板之间,以便使所述第一耦合部件与所述第二耦合部件彼此屏蔽,所述屏蔽部件设有第一连接通孔;以及
第一连接部件,所述第一连接部件穿过所述第一连接通孔,且所述第一连接部件电连接在所述第一子路径和所述第二子路径之间。
2.根据权利要求1所述的耦合器,其特征在于,所述第二耦合部件还包括位于所述第二基板上的第三信号路径,所述第三信号路径被配置为与所述第二子路径至少部分地耦合,以将所述第二信号路径中的信号的一部分耦合到所述第三信号路径中。
3.根据权利要求2所述的耦合器,其特征在于,所述第二耦合部件还包括位于所述第二基板上的第四信号路径的第三子路径,所述第三子路径被配置为与所述第三信号路径至少部分地耦合,以将所述第三信号路径中的信号的一部分耦合到所述第四信号路径中;
所述第一耦合部件还包括位于所述第一基板上的所述第四信号路径的第四子路径;
所述屏蔽部件还设有第二连接通孔;以及
所述耦合器还包括第二连接部件,所述第二连接部件穿过所述第二连接通孔,且所述第二连接部件电连接在所述第三子路径和所述第四子路径之间。
4.根据权利要求3所述的耦合器,其特征在于,所述第一信号路径还被配置为与所述第四子路径至少部分地耦合,以将所述第四信号路径中的信号的一部分耦合到所述第一信号路径中。
5.根据权利要求4所述的耦合器,其特征在于,所述第一信号路径的第一长度与所述第二信号路径的第二长度被配置为使得信号的通过所述第一信号路径所得的一部分与通过所述第二信号路径所得的另一部分同相;以及
所述第三信号路径的第三长度与所述第四信号路径的第四长度被配置为使得信号的通过所述第三信号路径所得的一部分与通过所述第四信号路径所得的另一部分同相。
6.根据权利要求5所述的耦合器,其特征在于,所述第一长度等于所述第三长度;和/或
所述第二长度等于所述第四长度。
7.根据权利要求5所述的耦合器,其特征在于,所述第二长度大于所述第一长度;和/或
所述第四长度大于所述第三长度。
8.根据权利要求4所述的耦合器,其特征在于,所述第一信号路径的第一耦合段与所述第一子路径的第一子段平行,使得所述第一信号路径与所述第一子路径耦合,且所述第一信号路径的第四耦合段与所述第四子路径的第四子段平行,使得所述第一信号路径与所述第四子路径耦合;以及
所述第三信号路径的第二耦合段与所述第二子路径的第二子段平行,使得所述第三信号路径与所述第二子路径耦合,且所述第三信号路径的第三耦合段与所述第三子路径的第三子段平行,使得所述第三信号路径与所述第三子路径耦合。
9.根据权利要求8所述的耦合器,其特征在于,在所述第一耦合段中的信号行进方向与在所述第一子段中的信号行进方向相反;
在所述第四耦合段中的信号行进方向与在所述第四子段中的信号行进方向相反;
在所述第二耦合段中的信号行进方向与在所述第二子段中的信号行进方向相反;以及
在所述第三耦合段中的信号行进方向与在所述第三子段中的信号行进方向相反。
10.根据权利要求4所述的耦合器,其特征在于,所述第一子路径与所述第四子路径并排设置于所述第一基板的同一侧上;以及
所述第二子路径与所述第三子路径并排设置于所述第二基板的同一侧上。
11.根据权利要求4所述的耦合器,其特征在于,所述第一子路径与所述第三子路径垂直堆叠;以及
所述第二子路径与所述第四子路径垂直堆叠。
12.根据权利要求4所述的耦合器,其特征在于,所述第一耦合部件还包括位于所述第一基板上的第一端口和第四端口,所述第一端口连接于所述第一信号路径的接近所述第一子路径的一端,所述第四端口连接于所述第一信号路径的接近所述第四子路径的另一端;以及
所述第二耦合部件还包括位于所述第二基板上的第二端口和第三端口,所述第二端口连接于所述第三信号路径的接近所述第二子路径的一端,所述第三端口连接于所述第三信号路径的接近所述第三子路径的另一端。
13.根据权利要求12所述的耦合器,其特征在于,所述第一端口、所述第二端口、所述第三端口以及所述第四端口的在垂直方向上的投影彼此间隔。
14.根据权利要求12所述的耦合器,其特征在于,所述第一耦合部件还包括:
位于所述第一基板上的第一吸收路径和第一吸收部件,所述第一吸收路径连接所述第一子路径的与所述第一信号路径耦合的第一子段和所述第一吸收部件;
位于所述第一基板上的第四吸收路径和第四吸收部件,所述第四吸收路径连接所述第四子路径的与所述第一信号路径耦合的第四子段和所述第四吸收部件;以及
所述第二耦合部件还包括:
位于所述第二基板上的第二吸收路径和第二吸收部件,所述第二吸收路径连接所述第二子路径的与所述第三信号路径耦合的第二子段和所述第二吸收部件;
位于所述第二基板上的第三吸收路径和第三吸收部件,所述第三吸收路径连接所述第三子路径的与所述第三信号路径耦合的第三子段和所述第三吸收部件。
15.根据权利要求14所述的耦合器,其特征在于,所述第一吸收部件、所述第二吸收部件、所述第三吸收部件以及所述第四吸收部件中的至少一个包括电阻器。
16.根据权利要求15所述的耦合器,其特征在于,所述第一吸收部件、所述第二吸收部件、所述第三吸收部件以及所述第四吸收部件中的至少一个包括并联设置的两个电阻器。
17.根据权利要求14所述的耦合器,其特征在于,所述第一耦合部件还包括第一接地部件,所述第一接地部件相对于所述第一吸收部件和所述第四吸收部件位于所述第一基板的相对侧上,所述第一吸收部件经由所述第一基板上的第一导电通孔与所述第一接地部件电连接,且所述第四吸收部件经由所述第一基板上的第四导电通孔与所述第一接地部件电连接;以及
所述第二耦合部件还包括第二接地部件,所述第二接地部件相对于所述第二吸收部件和所述第三吸收部件位于所述第二基板的相对侧上,所述第二吸收部件经由所述第二基板上的第二导电通孔与所述第二接地部件电连接,且所述第三吸收部件经由所述第二基板上的第三导电通孔与所述第二接地部件电连接。
18.根据权利要求17所述的耦合器,其特征在于,所述屏蔽部件电连接在所述第一接地部件和所述第二接地部件之间。
19.根据权利要求17所述的耦合器,其特征在于,所述第一信号路径、所述第一子路径、所述第四子路径、所述第一吸收路径、所述第四吸收路径、所述第一吸收部件和所述第四吸收部件位于所述第一基板的第一侧上,所述第一接地部件位于所述第一基板的相对的第二侧上,所述第一基板设有第一非导电通孔和第二非导电通孔,所述第一接地部件设有第三连接通孔和第四连接通孔;
所述第二接地部件位于所述第二基板的第一侧上,所述第三信号路径、所述第二子路径、所述第三子路径、所述第二吸收路径、所述第三吸收路径、所述第二吸收部件和所述第三吸收部件位于所述第二基板的相对的第二侧上,所述第二基板设有第三非导电通孔和第四非导电通孔,所述第二接地部件设有第五连接通孔和第六连接通孔;
所述第一连接部件依次穿过所述第一非导电通孔、所述第三连接通孔、所述第一连接通孔、所述第五连接通孔和所述第三非导电通孔将所述第一子路径连接到所述第二子路径;
所述第二连接部件依次穿过所述第四非导电通孔、所述第六连接通孔、所述第二连接通孔、所述第四连接通孔和所述第二非导电通孔将所述第三子路径连接到所述第四子路径。
20.根据权利要求19所述的耦合器,其特征在于,所述第一非导电通孔、所述第三连接通孔、所述第一连接通孔、所述第五连接通孔和所述第三非导电通孔在垂直方向上重叠;以及
所述第四非导电通孔、所述第六连接通孔、所述第二连接通孔、所述第四连接通孔和所述第二非导电通孔在垂直方向上重叠。
21.根据权利要求19所述的耦合器,其特征在于,所述第一连接部件包括第一内导体和围绕所述第一内导体的第一介电层,所述第一内导体连接在所述第一子路径和所述第二子路径之间,所述第一介电层使所述第一内导体与所述第一基板、所述第一接地部件、所述屏蔽部件、所述第二接地部件和所述第二基板电绝缘;和/或
所述第二连接部件包括第二内导体和围绕所述第二内导体的第二介电层,所述第二内导体连接在所述第三子路径和所述第四子路径之间,所述第二介电层使所述第二内导体与所述第二基板、所述第二接地部件、所述屏蔽部件、所述第一接地部件和所述第一基板电绝缘。
22.根据权利要求19所述的耦合器,其特征在于,所述第一端口和所述第四端口位于所述第一基板的第一侧上。
23.根据权利要求19所述的耦合器,其特征在于,所述第二端口和所述第三端口位于所述第二基板的第二侧上。
24.根据权利要求19所述的耦合器,其特征在于,所述第二端口和所述第三端口位于所述第二基板的第一侧上;
所述第二耦合部件还包括位于所述第二基板的第二侧上的第三接地部件和第四接地部件,所述第二基板还设有第五导电通孔和第六导电通孔;
其中,所述第二端口经由所述第五导电通孔与所述第二子路径电连接,所述第三接地部件被配置为用作所述第二端口的接地端,且所述第三端口经由所述第六导电通孔与所述第三子路径电连接,所述第四接地部件被配置为用作所述第三端口的接地端。
25.根据权利要求17所述的耦合器,其特征在于,所述第一接地部件包括与所述第一基板垂直堆叠的第一金属层;和/或
所述第二接地部件包括与所述第二基板垂直堆叠的第二金属层。
26.根据权利要求1所述的耦合器,其特征在于,所述第一耦合部件包括第一印刷电路板;和/或
所述第二耦合部件包括第二印刷电路板。
27.一种基站天线,其特征在于,所述基站天线包括:
第一辐射元件阵列,所述第一辐射元件阵列包括多个第一辐射元件;
第二辐射元件阵列,所述第二辐射元件阵列包括多个第二辐射元件,且所述第二辐射元件的工作频段与所述第一辐射元件的工作频段相同;
根据权利要求1至26中任一项所述的耦合器,所述耦合器被配置为将至少一个第一辐射元件耦合到所述第二辐射元件阵列,和/或将至少一个第二辐射元件耦合到所述第一辐射元件阵列。
28.根据权利要求27所述的基站天线,其特征在于,所述基站天线包括多进多出天线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021728472.6U CN212323188U (zh) | 2020-08-18 | 2020-08-18 | 耦合器和基站天线 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021728472.6U CN212323188U (zh) | 2020-08-18 | 2020-08-18 | 耦合器和基站天线 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN212323188U true CN212323188U (zh) | 2021-01-08 |
Family
ID=74035454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202021728472.6U Active CN212323188U (zh) | 2020-08-18 | 2020-08-18 | 耦合器和基站天线 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN212323188U (zh) |
-
2020
- 2020-08-18 CN CN202021728472.6U patent/CN212323188U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11283192B2 (en) | Aperture-fed, stacked-patch antenna assembly | |
US8063841B2 (en) | Wideband high gain dielectric notch radiator antenna | |
US20190252800A1 (en) | Self-multiplexing antennas | |
US6307524B1 (en) | Yagi antenna having matching coaxial cable and driven element impedances | |
EP3378124A1 (en) | A self-grounded surface mountable bowtie antenna arrangement, an antenna petal and a fabrication method | |
CN108417961B (zh) | 一种Massive MIMO阵列天线 | |
US11705614B2 (en) | Coupling device and antenna | |
US11968782B2 (en) | Coupler and base station antenna | |
US10797408B1 (en) | Antenna structure and method for manufacturing the same | |
EP3916914A1 (en) | Calibration circuit board and antenna apparatus including the same | |
CN210692765U (zh) | 移相馈电装置、辐射阵列及大规模阵列天线 | |
CN212323188U (zh) | 耦合器和基站天线 | |
CN116057779A (zh) | 天线设备、天线设备阵列以及具有天线设备的基站 | |
US11557823B2 (en) | Antenna component | |
Van Messem et al. | Substrate integrated components for passive millimeterwave-frequency beamforming networks | |
CN211829165U (zh) | 用于基站天线的组件、移相器和基站天线 | |
WO2020240917A1 (ja) | 3分配器 | |
CN107994329B (zh) | 一种紧凑型4g lte mimo与gps三合一天线 | |
CN211980895U (zh) | 校准电路板及包含该校准电路板的天线装置 | |
CN110416706A (zh) | 用于波束成形天线和相关基站天线的校准电路 | |
US20240154296A1 (en) | Base station antennas with parallel feed boards | |
CN210006926U (zh) | 贴片天线 | |
EP4336735A2 (en) | Antenna array grouping | |
RU2771751C2 (ru) | Цепь питания антенны базовой станции, антенна базовой станции и базовая станция | |
CN115810887A (zh) | 用于腔体移相器的壳体、腔体移相器和基站天线 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |