CN212009550U

CN212009550U - 一种基于cpci总线的通用测试仪

Info

Publication number: CN212009550U
Application number: CN202020943468.5U
Authority: CN
Inventors: 周苏茂; 李凯波; 常超; 吴万杰; 陈彬彬; 李卫卫; 雷运琼
Original assignee: Hubei Sanjiang Aerospace Wanfeng Technology Development Co Ltd
Current assignee: Hubei Sanjiang Aerospace Wanfeng Technology Development Co Ltd
Priority date: 2020-05-27
Filing date: 2020-05-27
Publication date: 2020-11-24
Anticipated expiration: 2030-05-27

Abstract

本实用新型涉及信息处理技术领域，具体涉及一种基于CPCI总线的通用测试仪。包括测试主机和连接在测试主机上的鼠标、键盘和显示器，所述测试主机包括底板、电源板、计算机板、接口板、429通讯板、异步通讯板、开入板、开出板、AD采集板和继电器板，所述底板上设有多个CPCI插槽，所述电源板、计算机板、接口板、429通讯板、异步通讯板、开入板、开出板、AD采集板和继电器板均通过CPCI总线接口插接在所述底板的CPCI总线接口拓展槽内。将原有集成在一个板卡上的各功能模块制作成接插在底板CPCI总线接口扩展槽内的多个独立功能板卡，各功能板卡之间通过CPCI总线通讯，实现数据采集与处理。

Description

一种基于CPCI总线的通用测试仪

技术领域

本实用新型涉及信息处理技术领域，具体涉及一种基于CPCI总线的通用测试仪。

背景技术

传统的测试仪采用PC104架构，该架构为在一个功能板上集成CPU、通讯、信号采集、存储等功能模块，其外扩功能板单一，当该测试仪用于不同测试内容时，该功能板上集成的功能模块不再适用。故针对不同的测试内容，需要设计多个功能板，导致成本升高。

实用新型内容

本实用新型的目的就是针对现有技术的缺陷，提供一种通用性强，成本低的基于CPCI总线的通用测试仪。

本实用新型技术方案为：基于CPCI总线的通用测试仪，包括测试主机和连接在测试主机上的鼠标、键盘和显示器，所述测试主机包括底板、电源板、计算机板、接口板、429通讯板、异步通讯板、开入板、开出板、AD采集板和继电器板，所述底板上设有多个CPCI插槽，所述电源板、计算机板、接口板、429通讯板、异步通讯板、开入板、开出板、AD采集板和继电器板均通过CPCI总线接口插接在所述底板的CPCI总线接口拓展槽内。

较为优选的，所述计算机板包括CPU、南桥芯片、DDR、PCI-PCI桥电路芯片、SPD、BIOS、I/O芯片和网络控制器，所述CPU通过DMI×4接口与南桥芯片连接，所述南桥芯片通过PCI总线与CPCI桥接芯片连接，所述CPCI桥接芯片通过CPCI总线接口与底板连接，所述南桥芯片具有三个SATA接口和五个USB接口，其中一个SATA接口连接SPD，另两个SATA接口连接底板，其中三个USB接口连接至底板，另两个USB接口连接至CPU前面板，所述南桥芯片通过PCIE×1接口与网络控制器连接，所述南桥芯片通过I/O芯片连接RS232接口和PS2接口，所述南桥芯片通过SPI接口与BIOS连接，所述DDR与CPU连接。

较为优选的，所述接口板内集成有平板监视器控制芯片，所述接口板上设有用于连接平板监视器控制芯片的VGA显示接口和LVDS显示接口，所述计算机板的一路RS232接口、两路USB接口和PS2接口均通过接口板与底板连接，所述计算机板的VGA接口与所述接口板的VGA显示接口连接。

较为优选的，所述429通讯板包括FPGA、429发送电平转换电路、429接收电平转换电路、驱动器，所述FPGA通过CPCI桥接芯片与CPCI总线连接，所述FPGA的数据输出端口通过429发送电平转换电路连接至429总线，所述FPGA的数据输入端口连接驱动器，所述429接收电平转换电路输入端与429总线连接，输出端与驱动器连接。

较为优选的，所述异步通讯板包括异步串口控制器，所述异步串口控制器通过RS422接口驱动电路连接RS422收发器。

较为优选的，所述开入板包括FPGA、CPCI桥接芯片、时钟电路和隔离驱动电路，所述隔离驱动电路的输出端通过时钟电路与FPGA的数据输入端连接，所述FPGA的数据输出端通过CPCI桥接芯片连接CPCI总线。

较为优选的，所述开出板包括FPGA、CPCI桥接芯片、时钟电路和隔离驱动电路，所述FPGA的数据输入端通过CPCI桥接芯片连接CPCI总线，所述FPGA的数据输出端通过时钟电路连接隔离驱动电路。

较为优选的，所述AD采集板包括FPGA、隔离电路、AD转换器、跟随电路、模拟开关、继电器切换与调理电路、自检电路、总线驱动器，所述继电器切换与调理电路的输出端通过模拟开关与跟随电路连接，所述跟随电路输出端通过AD转换器与隔离电路连接，所述隔离电路输出端与FPGA数据输入端连接，所述FPGA数据输出端通过总线驱动器与继电器切换与调理电路连接，所述自检电路输出端与模拟开关连接，所述FPGA通过CPCI桥接芯片连接CPCI总线。

较为优选的，所述继电器板包括并联设置的继电器K1和继电器K2，所述继电器K1、继电器K2的连接在电源板的电力信号输出端和测试主机的电力信号输入端之间。

较为优选的，所述底板包括一个CPU插槽、七个3UCPCI总线接口扩展槽、一个电源接口插座和一个12V输出转接接插件。

本实用新型的有益效果为：将原有集成在一个板卡上的各功能模块制作成接插在底板CPCI总线接口扩展槽内的多个独立功能板卡，各功能板卡之间通过CPCI总线通讯，实现数据采集与处理。该测试仪针对不同的测试对象，只需更换对应的某一个或几个功能板卡，而无需重新设计所有板卡，其具有通用性，且成本低廉。

附图说明

图1为本实用新型一种基于CPCI总线的通用测试仪连接示意图；

图2为本实用新型计算机板连接示意图；

图3为本实用新型429通讯板连接示意图；

图4为本实用新型异步通讯板连接示意图；

图5为本实用新型开入板连接示意图；

图6为本实用新型开出板连接示意图；

图7为本实用新型AD采集板连接示意图；

图8为本实用新型继电器板电路图。

具体实施方式

下面结合附图和具体实施例对本实用新型作进一步的详细说明，便于清楚地了解本实用新型，但它们不对本实用新型构成限定。

如图1所示，一种基于CPCI总线的通用测试仪包括测试主机和连接在测试主机上的鼠标、键盘和显示器，所述测试主机包括底板、电源板、计算机板、接口板、429通讯板、异步通讯板、开入板、开出板、AD采集板和继电器板，所述底板上设有多个CPCI插槽，所述电源板、计算机板、接口板、429通讯板、异步通讯板、开入板、开出板、AD采集板和继电器板均通过CPCI总线接口插接在所述底板的CPCI总线接口拓展槽内。

以上各个功能板中，电源板主要用于为各个功能板卡供电；计算机板是整个系统的控制核心，主要完成各种数据处理及运算；接口板将计算机板提供的VGA显示接口转换为LVDS显示接口给显示器，及将计算机板提供的USB接口，PS2键盘、鼠标接口转接；429通讯板与测试设备完成429总线通讯功能；异步通讯板主要与测试设备完成异步422通讯功能；开入板完成开入量的控制功能，例如可以实现飞控串行加载、安全/隔离状态、电池电压正常、分离信号脱落信号等信号指示；开出板完成开出量的控制功能，例如可以实现主电池、遥测电池、热电池激活、发动机控制电池地面供电配电控制；AD采集板完成电源电压采集功能，例如可以实现主电池、遥测电池、电池激活、发动机控制电池、电池电压正常信号、飞控工作正常驱动电压的采集；继电器板主要完成测试控制仪的启动；底板主要完成各个功能板卡的连接。

计算机板包括CPU、南桥芯片、DDR、PCI-PCI桥电路芯片、SPD、BIOS、I/O芯片和网络控制器，所述CPU通过DMI×4接口与南桥芯片连接，所述南桥芯片通过PCI总线与CPCI桥接芯片连接，所述CPCI桥接芯片通过CPCI总线接口与底板连接，所述南桥芯片具有三个SATA接口和五个USB接口，其中一个SATA接口连接SPD，另两个SATA接口连接底板，其中三个USB接口连接至底板，另两个USB接口连接至CPU前面板，所述南桥芯片通过PCIE×1接口与网络控制器连接，所述南桥芯片通过I/O芯片连接RS232接口和PS2接口，所述南桥芯片通过SPI接口与BIOS连接，所述DDR与CPU连接。

如图2所示，本实施例中，计算机板的CPU为D510凌动双核处理器，单核主频1.6GHz以上；板载2GB 667MHz/800MHz DDR2内存芯片；二级缓存：2×512K；CPCI总线，支持32b/33MHz；支持7个扩展槽位；5个USB2.0接口，其中3个引到CPCI-J2插座，2个引到CPU板的前面板；支持3个SATA接口，带宽3.0Gb/s；其中1个SATA接口引到硬盘板上，另外2个SATA接口引到CPCI-J2插座；2路千兆网络接口(INTEL 82574)，前后面板共用；集成INTEL公司的GMA3150图形控制器；VGA显示接口的最大分辨率为：1920×1600@75Hz；BIOS：2MB的板上SPIFlash用于BIOS；还有PS2键盘、鼠标，2个RS232串口，最大波特率为115.2K，其中COM1为前后面板共用，COM2引到CPCI-J2插座后面板上。WindowsXP或WindowsXPE操作系统；工作温度范围宽-40℃～+85℃；主板采用5V，3.3V供电，功耗小。

接口板内集成有平板监视器控制芯片，所述接口板上设有用于连接平板监视器控制芯片的VGA显示接口和LVDS显示接口，所述计算机板的一路RS232接口、两路USB接口和PS2接口均通过接口板与底板连接，所述计算机板的VGA接口与所述接口板的VGA显示接口连接。

本实施例中，接口板主要实现VGA显示接口与LVDS显示接口的转换。将RS232、USB接口、PS2键盘鼠标接口，通过接口板将这些接口信号引至前面板接插件。计算机板提供SATA接口，信号引至接口板，接口板板载16G单芯片电子盘。由于计算机板只提供VGA显示接口，需要通过接口板实现VGA显示接口到LVDS显示接口的转换，其中NT68667为NOVATEK公司的平板监视器控制芯片，支持RGB信号的输入，通过转换实现6位/8位单/双端口的LVDS信号的输出。计算机板提供1路RS232串口，2路USB接口，PS2键盘鼠标接口，通过接口板将这些接口信号引至前面板接插件。计算机板提供SATA接口，信号引至接口板，接口板板载16G单芯片电子盘。

如图3所示，429通讯板包括FPGA、429发送电平转换电路、429接收电平转换电路、驱动器，所述FPGA通过CPCI桥接芯片与CPCI总线连接，所述FPGA的数据输出端口通过429发送电平转换电路、保护电路连接至429总线，所述FPGA的数据输入端口连接驱动器，所述429接收电平转换电路输入端与保护电路连接，输出端与驱动器连接，保护电路与429总线连接。

该429通讯板在发送方面，每路发送可实现单独复位；每路发送缓冲区容量为2047×32位；每路发送缓冲区复位可单独控制；具有内触发和外触发两种发送方式；定时发送次数软件可设，范围0～65535；帧间隔在内触发模式下软件可设，分辨率为10us，范围是1～(232-1)；字间隔软件可设，分辨率为0.5个位时，范围是8～65535；触发数据量软件可设，范围0～2047；触发的有效边沿可设，上升沿或下降沿或双沿；在触发过程中可以随时更新数据；发送波特率支持100Kbps、50Kbps、48Kbps、12.5Kbps和用户自定义；用户自定义波特率范围：1Kbps～200Kbps；发送波特率可独立设置；发送字格式可设；25位或32位可选；支持奇校验/偶校验/校验不使能；发送数据支持两种格式：格式1和格式2；每个通道的输出端口均带浪涌保护。

在接收方面，每路接收可实现单独复位(接收复位之后不影响发送功能)；每路接收缓冲区容量为1M×32位；每路接收缓冲区复位可单独控制；每路可单独控制接收使能；支持接收标号和S/D号过滤功能；支持接收添加时标功能；时标初值软件可设；分辨率为1us，范围是1～(248-1)；接收波特率支持100Kbps、50Kbps、48Kbps、12.5Kbps和用户自定义；用户自定义波特率范围：1Kbps～200Kbps；接收波特率可独立设置；接收字格式可设；25位或32位可选；支持奇校验/偶校验/校验不使能；接收数据支持两种格式：格式1和格式2；接收支持FIFO存储和刷新存储；刷新存储：支持按标号Lable存储最新数据；接收触发深度可设；支持查询接收和中断接收；支持超时中断。

如图4所示，异步通讯板包括异步串口控制器，异步串口控制器通过RS422接口驱动电路连接RS422收发器。

本实施例中，异步422通讯接口电路主要实现验证机测发控系统与测试设备通讯。异步通讯板设计基于3U CPCI结构，异步串口控制器采用EXAR公司的多功能芯片XR17D158IV，该芯片具有8路UART和8路GPIO，可以满足设计需求。RS422收发器采用MAX1490EAEPG接口芯片，发送、接收端均采用TVS管进行保护。

如图5所示，开入板包括FPGA、CPCI桥接芯片、时钟电路和隔离驱动电路，所述隔离驱动电路的输出端通过时钟电路与FPGA的数据输入端连接，所述FPGA的数据输出端通过CPCI桥接芯片连接CPCI总线。

本实施例中，开入板基于3U CPCI结构，具备24路数字量输入功能，采用隔离设计。数字量输入范围为0～35V，对数字量输入可以进行计时，计时分辨率可达0.1ms，支持查询和中断方式读取数字量输入状态。开入量主要由CPCI桥接芯片、FPGA芯片、时钟电路及隔离驱动电路组成，其中桥接芯片主要与CPCI总线连接，实现总线协议，时钟电路为数字量输入输出提供时钟，FPGA用于控制数字量的输入，数字量输入采用光耦进行隔离。

如图6所示，开出板包括FPGA、CPCI桥接芯片、时钟电路和隔离驱动电路，所述FPGA的数据输入端通过CPCI桥接芯片连接CPCI总线，所述FPGA的数据输出端通过时钟电路连接隔离驱动电路。

开出量板基于3U CPCI结构，具备32路数字量输出功能，采用隔离设计。数字量输出采用达林顿晶体驱动输出，单路输出负载可达28V/150mA。开出量板主要由CPCI桥接芯片、FPGA芯片、时钟电路及隔离驱动电路组成，其中桥接芯片主要与CPCI总线连接，实现总线协议，时钟电路为数字量输出提供时钟，FPGA用于控制数字量的输出，数字量输出采用光耦隔离，并使用达林顿晶体管进行驱动，驱动电源采用外接电源。

如图7所示，AD采集板包括FPGA、隔离电路、AD转换器、跟随电路、模拟开关、继电器切换与调理电路、自检电路、总线驱动器，所述继电器切换与调理电路的输出端通过模拟开关与跟随电路连接，所述跟随电路输出端通过AD转换器与隔离电路连接，所述隔离电路输出端与FPGA数据输入端连接，所述FPGA数据输出端通过总线驱动器与继电器切换与调理电路连接，所述自检电路输出端与模拟开关连接，所述FPGA通过CPCI桥接芯片连接CPCI总线。

本实施例中，AD采集板主要实现19路模拟信号采集，AD采集板基于3U CPCI结构，主要由FPGA芯片、AD转换器、检漏电路、模拟开关等组成，其中CPCI接口协议由FPGA芯片实现。19路模拟信号输入，输入信号之间不共地，相互隔离。AD转换器选用AD公司分辨率为16位AD977ABR，转换速率可达200Kbps，输入电压范围为-10V～+10V。继电器采用光MOS继电器，负载电压可达80V，最大导通时间为0.3ms(典型值为0.1ms)，最大关断时间为0.1ms(典型值为0.03ms)，可满足各路之间切换时间不大于1ms要求。

如图8所示，继电器板包括并联设置的继电器K1和继电器K2，所述继电器K1、继电器K2的连接在电源板的电力信号输出端和测试主机的电力信号输入端之间。按下启动开关后，继电器K1、继电器线圈得电，开关吸合，测试仪启动。该继电器板主要通过继电器实现测试控制仪启动、电分离、电池激活控制。启动电路主要接收面板启动开关指令，控制测试控制仪启动，控制主要采用电磁继电器"G"2JT10-3/II28A，继电器额定负载电流为10A，过负载电流为20A。测试控制仪正常工作电流约为2.5A，满足使用要求。

电源板主要为各个板卡及显示器提供相应供电电源，电源板采用3U CPCI架构形式，输入电压范围为直流25.5V～31.5V，最大输入电流10A，输出电压及功率分别为+5V/125W、+3.3V/60W、+12V/60W，纹波电压不大于100mV，输出电压稳定度±1％。其中+5V、+3.3V主要给各功能板卡供电，+12V给显示屏供电。

底板主要功能是连接各个单板，底板包括CPU槽1个、3U CPCI总线接口扩展槽7个、电源接口插座1个，12V输出转接接插件1个。

显示屏采用12寸液晶屏，该液晶屏采用LED背光，分辨率为1024×768，接口为LVDS，工作温度为-30℃～+80℃，满足系统要求。鼠标及键盘为一体式设计，可在室内外使用，面板采用工业硅橡胶，可防护风尘、溅水、降雨，具有背光设计。

测试控制仪采用加固一体机的结构形式，尽量做到体积小、重量轻、操作方便。

本说明书未作详细描述的内容属于本领域专业技术人员公知的现有技术。

Claims

1.一种基于CPCI总线的通用测试仪，包括测试主机和连接在测试主机上的鼠标、键盘和显示器，其特征在于：所述测试主机包括底板、电源板、计算机板、接口板、429通讯板、异步通讯板、开入板、开出板、AD采集板和继电器板，所述底板上设有多个CPCI插槽，所述电源板、计算机板、接口板、429通讯板、异步通讯板、开入板、开出板、AD采集板和继电器板均通过CPCI总线接口插接在所述底板的CPCI总线接口拓展槽内。

2.根据权利要求1所述的一种基于CPCI总线的通用测试仪，其特征在于：所述计算机板包括CPU、南桥芯片、DDR、PCI-PCI桥电路芯片、SPD、BIOS、I/O芯片和网络控制器，所述CPU通过DMI×4接口与南桥芯片连接，所述南桥芯片通过PCI总线与CPCI桥接芯片连接，所述CPCI桥接芯片通过CPCI总线接口与底板连接，所述南桥芯片具有三个SATA接口和五个USB接口，其中一个SATA接口连接SPD，另两个SATA接口连接底板，其中三个USB接口连接至底板，另两个USB接口连接至CPU前面板，所述南桥芯片通过PCIE×1接口与网络控制器连接，所述南桥芯片通过I/O芯片连接RS232接口和PS2接口，所述南桥芯片通过SPI接口与BIOS连接，所述DDR与CPU连接。

3.根据权利要求2所述的一种基于CPCI总线的通用测试仪，其特征在于：所述接口板内集成有平板监视器控制芯片，所述接口板上设有用于连接平板监视器控制芯片的VGA显示接口和LVDS显示接口，所述计算机板的一路RS232接口、两路USB接口和PS2接口均通过接口板与底板连接，所述计算机板的VGA接口与所述接口板的VGA显示接口连接。

4.根据权利要求1所述的一种基于CPCI总线的通用测试仪，其特征在于：所述429通讯板包括FPGA、429发送电平转换电路、429接收电平转换电路、驱动器，所述FPGA通过CPCI桥接芯片与CPCI总线连接，所述FPGA的数据输出端口通过429发送电平转换电路连接至429总线，所述FPGA的数据输入端口连接驱动器，所述429接收电平转换电路输入端与429总线连接，输出端与驱动器连接。

5.根据权利要求1所述的一种基于CPCI总线的通用测试仪，其特征在于：所述异步通讯板包括异步串口控制器，所述异步串口控制器通过RS422接口驱动电路连接RS422收发器。

6.根据权利要求1所述的一种基于CPCI总线的通用测试仪，其特征在于：所述开入板包括FPGA、CPCI桥接芯片、时钟电路和隔离驱动电路，所述隔离驱动电路的输出端通过时钟电路与FPGA的数据输入端连接，所述FPGA的数据输出端通过CPCI桥接芯片连接CPCI总线。

7.根据权利要求1所述的一种基于CPCI总线的通用测试仪，其特征在于：所述开出板包括FPGA、CPCI桥接芯片、时钟电路和隔离驱动电路，所述FPGA的数据输入端通过CPCI桥接芯片连接CPCI总线，所述FPGA的数据输出端通过时钟电路连接隔离驱动电路。

8.根据权利要求1所述的一种基于CPCI总线的通用测试仪，其特征在于：所述AD采集板包括FPGA、隔离电路、AD转换器、跟随电路、模拟开关、继电器切换与调理电路、自检电路、总线驱动器，所述继电器切换与调理电路的输出端通过模拟开关与跟随电路连接，所述跟随电路输出端通过AD转换器与隔离电路连接，所述隔离电路输出端与FPGA数据输入端连接，所述FPGA数据输出端通过总线驱动器与继电器切换与调理电路连接，所述自检电路输出端与模拟开关连接，所述FPGA通过CPCI桥接芯片连接CPCI总线。

9.根据权利要求1所述的一种基于CPCI总线的通用测试仪，其特征在于：所述继电器板包括并联设置的继电器K1和继电器K2，所述继电器K1、继电器K2的连接在电源板的电力信号输出端和测试主机的电力信号输入端之间。

10.根据权利要求1所述的一种基于CPCI总线的通用测试仪，其特征在于：所述底板包括一个CPU插槽、七个3UCPCI总线接口扩展槽、一个电源接口插座和一个12V输出转接接插件。