CN211982034U - 一种智能视频编解码终端 - Google Patents

Abstract

本实用新型公开的一种智能视频编解码终端，包括处理器模块，以及分别与处理器模型连接的插座模块、显示模块、TF卡座、POE模块、音频模块、串口控制器模块，以及通过插座模块与处理器模块连接的摄像模块；所述处理器模块内部集成视频编码器和视频解码器；摄像模块通过插座模块与视频编码器连接，显示模块与视频解码器连接；本实用新型结构简单，降低了成本，能对现场的图像进行多路摄像头的同步采集，可用范围广。

Description

一种智能视频编解码终端

技术领域

本实用新型涉及视频监控的研究领域，特别涉及一种智能视频编解码终端。

背景技术

现有的安防用途的监控摄像机终端，大部分都是如下的方式：通过一个摄像头，将现场监控到的图像，通过网络(如有线网或WIFI)连接到后台的监控中心或监控终端(手机)，然后查看相关记录的画面。但是这方式不具备视频数据的处理能力：如陌生人精准识别、异常行为分析、安全生产管理、车辆分析，客流统计等功能。其中，最关键的是仅有1路摄像头，采集到的数据显然不够全面。当需要在某一场所或空间内，要同一时刻采集四面八方的空间图像时，则这种模式是没法满足的。若需要判断监控画面中某个犯罪嫌疑人的行为趋向时，需要根据旁边的路人、建筑物、以及各个方向的参考事物作为实时分析，才能有效地掌握嫌疑人的作案经过，并及时发出警告通知和同步给民警。以上是现在监控方式的缺点或不够全面的地方。因此，若在同一时刻，能多路摄像头同步采集现场图像，是当前亟待解决的问题。

实用新型内容

本实用新型的目的在于克服现有技术的缺点与不足，提供一种智能视频编解码终端，用于安装在机场、银行、无人机、工业自动化控制系统、精密仪器加工设备上。

本实用新型的目的通过以下的技术方案实现：

一种智能视频编解码终端，其特征在于，包括处理器模块，以及分别与处理器模型连接的插座模块、显示模块、TF卡座、POE模块、音频模块、串口控制器模块，以及通过插座模块与处理器模块连接的摄像模块；所述处理器模块内部集成视频编码器和视频解码器；摄像模块通过插座模块与视频编码器连接，显示模块与视频解码器连接。

进一步地，所述插座模块为MIPI_RX*8插座，型号为FFC-0.5-40P-FLIP；所述MIPI_RX*8插座将MIPI信号输出到处理器模块。

进一步地，所述MIPI_RX*8插座包括第一插座CON6、第二插座C0N10，电容C4、电容C8、电容C9、电容C16、电容C20、电容C21；其中，第一插座CON6的38脚连接C8至1.8V接口，第一插座CON6的39脚连接C9至12V接口，第一插座CON6的1脚和2脚连接C4至3.3V接口；第二插座CON10的38脚连接C20至1.8V接口，第二插座CON10的39脚和10脚连接C21至12V接口，第二插座CON10的1脚和2脚连接C16至3.3V接口；第一插座CON6的21脚和22脚分别连接网络MIPI_RX0_D2P和MIPI_RX0_D2N；第一插座CON6的23脚和24脚分别连接MIPI_RX0_CLK0P和MIPI_RX0_CLK0N；第一插座CON6的26脚和27脚分别连接MIPI_RX0_D0P和MIPI_RX0_D0N。

进一步地，所述显示模块为HDMI显示输出，采用标准HDMI SMD。

进一步地，所述HDMI显示输出包括HDMI座子CON14、电阻R6、电阻R7、电阻R8、电容C28、电容C29、电容C30、电容C31、第一二极管D1、第二二极管D1；其中，第一二极管D1的一端连接5V_HDMI接口，另一端分成三路，第一路连接电阻R7至HDMI座子CON14的15脚，第二路连接电阻R6至CON14的16脚，第三路连接电容C28至地；第二二极管D2一端连接5V接口，另一端连接5V_HDMI接口，5V_HDMI接口接地，电容C30和电容C31并联在5V_HDMI接口接地之间；HDMI座子CON14的18脚连接5V接口；HDMI座子CON14的19脚连接HDMI_HOTPLUG接口，电容C29和电阻R8并联，并联一端接地，并联另一端接HDMI座子CON14的19脚和HDMI_HOTPLUG接口之间；HDMI座子CON14的2脚、5脚、8脚、11脚、17脚接地；HDMI座子CON14的13脚和14脚悬空；HDMI座子CON14的1脚和3脚分别连接HDMI_TX2P、HDMI_TX2N；HDMI座子CON14的7脚和9脚分别连接HDMI_TX0P、HDMI_TX0N；HDMI座子CON14的10脚和12脚分别连接HDMI_TXCP、HDMI_TXCN；HDMI座子为SMD标贴封装，连接HDMI线缆到显示器输出。

进一步地，所述TF卡座采用的型号为L85007-09201C。

进一步地，所述TF卡座包括座子CON20、电阻R15、R16、R17、R18、R19、R20、R21、R22、R23、R24,、电容C39、电容C40、电容C41、MOS管、三极管Q2；座子CON20的1脚、2脚、7脚、8脚分别连接SDIO0_CDATA2、SDIO0_CDATA3、SDIO0_CDATA0、SDIO0_CDATA1；座子CON20的9脚和5脚分别连接卡插入检测SDIO_CARD_DETECT和SDIO0_CCLK_OUT时钟；座子CON20的1脚、2脚、3脚、7脚、8脚分别通过电阻R16、R17、R18、R19、R20上拉到DVD3318_SDIO_VOUT；座子CON20的9脚经过R21上拉到外部3.3V；三极管Q2的基级连接电阻R23，三极管Q2的发射极接地，电阻R24连接三极管基极和发射极，三极管Q2的集电极串联电阻R22至MOS管的栅极；MOS管的漏极连接电阻R14到地，MOS管的漏极连接电容C40到地，电容C40与电容C39并联，MOS管的源极连接至3.3V接口，电容C41连接在MOS管的栅极和源极之间、电阻R15连接在MOS管的栅极和源极之间，电容C41与电阻R15并联。

进一步地，所述POE模块采用标准POE_MODULE。

进一步地，所述POE模块包括芯片U10、RJ45网口U12、电容C45、电容C46、电阻R36、电阻R37、二极管D3、二极管D4；其中，芯片U10的1脚连接RJ45网口U12的1、2线对的中心抽头，即接电源正极；芯片U10的2脚连接RJ45网口U12的3、6线对，即接电源负极；芯片U10的6脚和7脚分别连接二极管D3和二极管D4，芯片U10的5脚和8脚接地；

物理PHY过来的MDI接口直接连到U12的1、2脚，3、6脚，7、8脚，9、10脚，其分别对应网线的1和2线对、3和6线对、4和5线对、7和8线对；RJ45网口U12的4脚连接电容C45到地，RJ45网口U12的5脚连接电容C46到地，RJ45网口U12的15脚连接电阻R36到3V3接口，RJ45网口U12的18脚连接电阻R37到地。

进一步地，所述处理器模块采用处理器型号为HI3559C。

进一步地，所述处理器模块包括CPU、LPDDR4、晶体时钟、EMMC、SPI FLASH，它们组成CPU基础系统，起到数据处理的作用。

本实用新型的工作过程：

所述智能视频编解码终端，将8路MIPI接口的Sensor采集到的图像数据，传输到处理器HI3559C，经过处理器内部的视频编码器进行编码后，对相关图像数据进行分析处理，如8幅图像所捕捉到的画面，哪些有异常情况发生，并按时间轴及时记录下当时的图像，这些图像储存在本地或通过网络储存到数据中心。并将这8幅画进行拼接、堆叠、平摆、放大、缩放等操作，能够方便快捷地对采集到的数据进行分析。处理后的数据，还可通过解码器，用HDMI输出到显示器上。

启动后，处理器运行软件，对视频数据进行采集，通过8路Sensor模块传输经过视频数据分析技术处理后的数据。通过显示器观看监控视频。该编解码积很小，可随时随地的安装银行监控大厅、无人机和工业自动化等设备中。

需要说明的是，上述工作过程是以信号的走向作为线索来进一步说明本实用新型所述智能视频编解码终端的各个组成部件的连接关系，使本领域技术人员在实施本实用新型时更加清晰、方便，但并不代表本实用新型的技术方案的改进点在于软件上，本实用新型的技术方案的改进点在于整个装置的整体架构上，虽然技术方案涉及到处理器以及其他控制器，但其执行的都是常规操作(POE模块、视频解码后通过显示器显示图像)，本实用新型所选用的元器件也是现有的元器件(也给出了具体的型号)，本实用新型的技术方案的改进点在于如何将这些现有的元器件搭建成一个装置，即创造点在于结构上，因此是属于实用新型专利的保护客体。

本实用新型与现有技术相比，具有如下优点和有益效果：

1、本实用新型可同时将8路Sensor输入，由HI3559C进行视频编码，编码并处理数据后进行解码，最终通过HDMI输出到显示器上；实现多路摄像头同时输入的特定需求。

2、本实用新型自带POE受电模块，可以从外界的网线中取电，即一根网线就可以让本智能视频编解码终端工作。

3、本实用新型的8路Sensor采用八角阵的排练方式，极大地方便各路FPC软排线和PCB底板的连接，同时方便布线。

4、本实用新型均支持常规的MIPI摄像头，如IMX290模组、IMX334模组，兼容性强。

5、本实用新型所述的一种智能视频编解码终端，其具有体积较小的特点。采用核心板+底板的堆叠形式。

附图说明

图1为本实用新型所述一种智能视频编解码终端结构框图；

图2为本实用新型所述实施例中智能视频编解码终端方案设计框图；

图3为本实用新型所述实施例中插座模块电路图；

图4为本实用新型所述实施例中显示模块电路图；

图5为本实用新型所述实施例中TF卡座电路图；

图6为本实用新型所述实施例中POE模块电路图。

具体实施方式

下面结合实施例及附图对本实用新型作进一步详细的描述，但本实用新型的实施方式不限于此。

实施例：

一种智能视频编解码终端，如图1所示，包括处理器模块，以及分别与处理器模型连接的插座模块、显示模块、TF卡座、POE模块、音频模块、串口控制器模块，以及通过插座模块与处理器模块连接的摄像模块；所述处理器模块内部集成视频编码器和视频解码器；摄像模块通过采用MIPI_RX接口与视频编码器连接，共有8路MIPI_RX输入，显示模块与视频解码器连接。图2为智能视频编解码终端的方案设计图。

所述处理器型号为Hisilicon的HI3559C。

所述MIPI_RX*8插座型号为FFC-0.5-40P-FLIP。

所述MIPI_RX*8插座将MIPI信号输入到HI3559C。可8个Sensor同时输入，分别接入到HI3559C的视频编码器。所述MIPI_RX*8包括插座CON6、CON10、电容C4～C21，插座模块电路图如图3所示。

HI3559C原生有4组MIPI_RX,即MIPI_RX0、MIPI_RX1、MIPI_RX2、MIPI_RX3，每组MIPI具有4对差分线对输入，共有16个线对。为了实现8个sensor同时输入，则每个sensor仅接2对差分线对输入。如MIPI_RX0_D0P/N、MIPI_RX0_D2P/N分配到CON6；MIPI_RX0_D1P/N、MIPI_RX0_D3P/N分配到CON10。其它3组MIPI类似，分别从4个差分线对拆分为2个x2的线对，然后每个x2的线对接一个FFC-0.5-40P-FLIP座子。HI3559C自带有4组MIPI_CLK，每组MIPI_CLK包括2组差分时钟：MIPI_CLK0_P/N和MIPI_CLK1_P/N。则共有8对差分时钟，其分别对应着8个Sensor，每个Sensor一个差分时钟。CON6的21脚和22脚分别接网络MIPI_RX0_D2P、MIPI_RX0_D2N；CON6的23脚和24脚分别接MIPI_RX0_CLK0P、MIPI_RX0_CLK0N；CON6的26脚和27脚分别MIPI_RX0_D0P、MIPI_RX0_D0N。

1.8V经过C8滤波后到CON6的38脚，12V经过C9滤波后到CON6的39脚和40脚，3.3V经过C4滤波后到CON6的1脚和2脚；1.8V经过C20滤波后到CON10的38脚，12V经过C21滤波后到CON10的39脚和40脚，3.3V经过C16滤波后到CON10的1脚和2脚；

所述HDMI显示输出采用标准的HDMI SMD。显示模块电路图如图4所示。

所述HDMI显示输出包括HDMI座子CON14、电阻R6～R8、电容C28～C31。其中二极管D1的一端接5V_HDMI，另外一端分成3路：其中2路分别串接R6、R7后，连接到CON14的16脚和15脚；最后一路并接C28到地进行滤波。二极管的D2一端接5V，另外一端接5V_HDMI,且并接C30和C31到地；5V接CON14的18脚。HDMI_HOTPLUG分别并接C29和R8后，到CON14的19脚；CON14的2、5、8、11、17脚接GND；CON14的13脚和14脚悬空；CON14的1、3脚分别接HDMI_TX2P、HDMI_TX2N；CON14的7、9脚分别接HDMI_TX0P、HDMI_TX0N；CON14的10、12脚分别接HDMI_TXCP、HDMI_TXCN。HDMI座子为SMD标贴封装，连接HDMI线缆到显示器输出。

所述TF卡座的型号为L85007-09201C。TF卡座电路图如图5所示。

所述TF卡座包括座子CON20、电阻R15～R24、电容C39～C41以及1个MOS管。其中CON20的1脚、2脚、7脚、8脚，分别接SDIO0_CDATA2、SDIO0_CDATA3、SDIO0_CDATA0、SDIO0_CDATA1；CON20的9脚接卡插入检测SDIO_CARD_DETECT；CON9的5脚接SDIO0_CCLK_OUT时钟；CON20的1、2、3、7、8脚分别通过R16、R17、R18、R19、R20上拉到DVD3318_SDIO_VOUT(HI3559C输出的3.3V out管脚)；CON20的9脚经过R21上拉到外部3.3V，即用系统的3.3V电源。R23接Q2的基极，R24的一端接Q2的基极，另外一端接地；Q2的发射极接地，Q2的集电极串接R22后到MOS管的G极。MOS管的3脚并接R14、C40、C39到地，同时连接到CON20的4脚；MOS管的2脚连接C41、R15，同时连接到3.3V。

所述POE模块采用标准的POE_MODULE。POE模块电路图如图6所示。

所述POE模块包括U10、U12,电容C45、C46,电阻R36、R37；二极管D3、D4。其中U10的1脚接RJ45网口1、2线对的中心抽头，即接电源的正极；U10的2脚为接RJ45网口的3、6线对，即电源的负极；即网线POE过来的标准48V，从U10的1和2脚进入到POE_MODULE,然后经过内部转换后，输出DC12V，给实用新型智能视频编解码终端供电。为了防止12V倒灌，在U10的6脚和7脚接分别接2个二极管；U10的5脚和8脚接地，PCB layout过程中，该两个地脚需尽最大化到GND铜皮上。

U12为常规的RJ45网口，最高可支持1000M网络，物理PHY过来的MDI接口直接连到U12的1、2脚，3、6脚，7、8脚，9、10脚，其分布对应网线的1和2线对、3和6线对、4和5线对、7和8线对。U12自带有隔离变压器功能，故无需外加隔离变压器。U12的11脚、12脚分别包含有直流成分，可经过中心抽头提取分离后，得到DC48V,然后经过U10的1脚和2脚进行DC-DC转换，最后得到DC12V，给本终端供电。在POE系统中，本终端作为受电设备PD。

上述实施例为本实用新型较佳的实施方式，但本实用新型的实施方式并不受上述实施例的限制，其他的任何未背离本实用新型的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本实用新型的保护范围之内。

Claims (10)

1.一种智能视频编解码终端，其特征在于，包括处理器模块，以及分别与处理器模型连接的插座模块、显示模块、TF卡座、POE模块、音频模块、串口控制器模块，以及通过插座模块与处理器模块连接的摄像模块；所述处理器模块内部集成视频编码器和视频解码器；摄像模块通过插座模块与视频编码器连接，显示模块与视频解码器连接。

2.根据权利要求1所述的一种智能视频编解码终端，其特征在于，所述插座模块为MIPI_RX*8插座，型号为FFC-0.5-40P-FLIP；所述MIPI_RX*8插座将MIPI信号输出到处理器模块。

3.根据权利要求2所述的一种智能视频编解码终端，其特征在于，所述MIPI_RX*8插座包括第一插座CON6、第二插座C0N10，电容C4、电容C8、电容C9、电容C16、电容C20、电容C21；其中，第一插座CON6的38脚连接C8至1.8V接口，第一插座CON6的39脚连接C9至12V接口，第一插座CON6的1脚和2脚连接C4至3.3V接口；第二插座CON10的38脚连接C20至1.8V接口，第二插座CON10的39脚和10脚连接C21至12V接口，第二插座CON10的1脚和2脚连接C16至3.3V接口；第一插座CON6的21脚和22脚分别连接网络MIPI_RX0_D2P和MIPI_RX0_D2N；第一插座CON6的23脚和24脚分别连接MIPI_RX0_CLK0P和MIPI_RX0_CLK0N；第一插座CON6的26脚和27脚分别连接MIPI_RX0_D0P和MIPI_RX0_D0N。

4.根据权利要求1所述的一种智能视频编解码终端，其特征在于，所述显示模块为HDMI显示输出，采用标准HDMI SMD。

5.根据权利要求4所述的一种智能视频编解码终端，其特征在于，所述HDMI显示输出包括HDMI座子CON14、电阻R6、电阻R7、电阻R8、电容C28、电容C29、电容C30、电容C31、第一二极管D1、第二二极管D2；其中，第一二极管D1的一端连接5V_HDMI接口，另一端分成三路，第一路连接电阻R7至HDMI座子CON14的15脚，第二路连接电阻R6至CON14的16脚，第三路连接电容C28至地；第二二极管D2一端连接5V接口，另一端连接5V_HDMI接口，5V_HDMI接口接地，电容C30和电容C31并联在5V_HDMI接口接地之间；HDMI座子CON14的18脚连接5V接口；HDMI座子CON14的19脚连接HDMI_HOTPLUG接口，电容C29和电阻R8并联，并联一端接地，并联另一端接HDMI座子CON14的19脚和HDMI_HOTPLUG接口之间；HDMI座子CON14的2脚、5脚、8脚、11脚、17脚接地；HDMI座子CON14的13脚和14脚悬空；HDMI座子CON14的1脚和3脚分别连接HDMI_TX2P、HDMI_TX2N；HDMI座子CON14的7脚和9脚分别连接HDMI_TX0P、HDMI_TX0N；HDMI座子CON14的10脚和12脚分别连接HDMI_TXCP、HDMI_TXCN；HDMI座子为SMD标贴封装，连接HDMI线缆到显示器输出。

6.根据权利要求1所述的一种智能视频编解码终端，其特征在于，所述TF卡座采用的型号为L85007-09201C。

7.根据权利要求1所述的一种智能视频编解码终端，其特征在于，所述TF卡座包括座子CON20、电阻R15、R16、R17、R18、R19、R20、R21、R22、R23、R24、电容C39、电容C40、电容C41、MOS管、三极管Q2；座子CON20的1脚、2脚、7脚、8脚分别连接SDIO0_CDATA2、SDIO0_CDATA3、SDIO0_CDATA0、SDIO0_CDATA1；座子CON20的9脚和5脚分别连接卡插入检测SDIO_CARD_DETECT和SDIO0_CCLK_OUT时钟；座子CON20的1脚、2脚、3脚、7脚、8脚分别通过电阻R16、R17、R18、R19、R20上拉到DVD3318_SDIO_VOUT；座子CON20的9脚经过R21上拉到外部3.3V；三极管Q2的基级连接电阻R23，三极管Q2的发射极接地，电阻R24连接三极管基极和发射极，三极管Q2的集电极串联电阻R22至MOS管的栅极；MOS管的漏极连接电阻R14到地，MOS管的漏极连接电容C40到地，电容C40与电容C39并联，MOS管的源极连接至3.3V接口，电容C41连接在MOS管的栅极和源极之间、电阻R15连接在MOS管的栅极和源极之间，电容C41与电阻R15并联。

8.根据权利要求1所述的一种智能视频编解码终端，其特征在于，所述POE模块采用标准POE_MODULE。

9.根据权利要求8所述的一种智能视频编解码终端，其特征在于，所述POE模块包括芯片U10、RJ45网口U12、电容C45、电容C46、电阻R36、电阻R37、二极管D3、二极管D4；其中，芯片U10的1脚连接RJ45网口U12的1、2线对的中心抽头，即接电源正极；芯片U10的2脚连接RJ45网口U12的3、6线对，即接电源负极；芯片U10的6脚和7脚分别连接二极管D3和二极管D4，芯片U10的5脚和8脚接地；

物理PHY过来的MDI接口直接连到U12的1、2脚，3、6脚，7、8脚，9、10脚，其分别对应网线的1和2线对、3和6线对、4和5线对、7和8线对；RJ45网口U12的4脚连接电容C45到地，RJ45网口U12的5脚连接电容C46 到地，RJ45网口U12的15脚连接电阻R36到3V3接口，RJ45网口U12的18脚连接电阻R37到地。

10.根据权利要求1所述的一种智能视频编解码终端，其特征在于，所述处理器模块采用处理器型号为HI3559C。

Images