CN211981498U - 断电保护电路以及芯片 - Google Patents
断电保护电路以及芯片 Download PDFInfo
- Publication number
- CN211981498U CN211981498U CN202020490356.9U CN202020490356U CN211981498U CN 211981498 U CN211981498 U CN 211981498U CN 202020490356 U CN202020490356 U CN 202020490356U CN 211981498 U CN211981498 U CN 211981498U
- Authority
- CN
- China
- Prior art keywords
- circuit
- power
- voltage
- resistor
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004146 energy storage Methods 0.000 claims abstract description 60
- 238000001514 detection method Methods 0.000 claims abstract description 31
- 230000000740 bleeding effect Effects 0.000 claims description 20
- 239000003990 capacitor Substances 0.000 claims description 11
- 238000013500 data storage Methods 0.000 abstract description 8
- 230000015654 memory Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 7
- 230000036632 reaction speed Effects 0.000 description 4
- 238000007599 discharging Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Landscapes
- Protection Of Static Devices (AREA)
Abstract
本实用新型实施例提供了一种断电保护电路以及芯片,该断电保护电路包括储能电路、泄放电路和主控电路,泄放电路连接储能电路,主控电路包括电源输入端、低电压检测电路和断电存储电路,电源输入端连接储能电路并用于连接预设电源,低电压检测电路分别连接电源输入端和断电存储电路,断电存储电路还连接泄放电路。该芯片包括上述的断电保护电路。本实用新型实施例提供的断电保护电路和芯片可以使用小容量的储能电路进行储能,同时在数据保存完之后,可以启动泄放电路对储能电路的剩余储能进行快速泄放,从而让主控电路可以快速掉电复位,实现低成本、高可靠性的断电保护。
Description
技术领域
本实用新型涉及掉电保存电路技术领域,具体涉及一种断电保护电路以及芯片。
背景技术
断电保护电路是电路设计中常常要用到的一种电路,这种电路对于整个系统的稳定运行以及数据得以可靠保护具有重要的作用。尤其对于一些需要进行断电数据保护的产品来说,断电保护电路是必不可少的。因为外部电源在日常使用中,都有可能会由于供电故障或人为疏忽造成供电中断,如果不能及时切换到备用电源供电,则会造成关键数据的丢失。现有的断电保存电路需要用到大电容储电,以具有足够的电能满足数据存储时间要求。然而,在贴片工艺里,大容量的电容十分昂贵;同时,电容容量增大后掉电缓慢,导致电路不能够及时的进行复位,这个时候突然上电将会导致系统死机。
实用新型内容
本实用新型实施例的目的在于提出一种断电保护电路以及芯片,以解决上述问题。本实用新型实施例通过以下技术方案来实现上述目的。
本实用新型实施例提供了一种断电保护电路,包括:储能电路;泄放电路,泄放电路连接储能电路;主控电路,主控电路包括电源输入端、低电压检测电路和断电存储电路,电源输入端连接储能电路并用于连接预设电源,低电压检测电路分别连接电源输入端和断电存储电路,断电存储电路还连接泄放电路。
在一种实施方式中,断电保护电路还包括第一分压电路,第一分压电路连接储能电路,第一分压电路具有第一分压节点;主控电路还包括第一基准电压端和第一比较器,第一比较器的第一输入端连接第一分压节点,第一比较器的第二输入端连接第一基准电压端,第一比较器的输出端连接断电存储电路。
在一种实施方式中,第一分压电路包括第一电阻和第二电阻,第一电阻的一端连接储能电路,第一电阻的另一端通过第二电阻接地,第一电阻与第二电阻的连接节点为第一分压节点。
在一种实施方式中,第一比较器的第一输入端为同相输入端、第二输入端为反相输入端;或者,第一比较器的第一输入端为反相输入端、第二输入端为同相输入端。
在一种实施方式中,断电保护电路还包括第二分压电路、第二比较器和第二基准电压端;第二分压电路连接储能电路,第二分压电路具有第二分压节点;第二比较器的第一输入端连接第二分压节点,第二比较器的第二输入端连接第二基准电压端,第二比较器的输出端连接断电存储电路。
在一种实施方式中,第二分压电路包括第三电阻和第四电阻,第三电阻的一端连接储能电路,第三电阻的另一端通过第四电阻接地,第三电阻与第四电阻的连接节点为第二分压节点。
在一种实施方式中,储能电路包括储能电容,储能电容的一端接地,储能电容的另一端连接电源输入端。
在一种实施方式中,泄放电路包括泄放开关和泄放负载,泄放开关包括控制端、第一连接端和第二连接端,控制端连接断电存储电路,第一连接端连接泄放负载,第二连接端连接储能电路。
在一种实施方式中,泄放开关为MOS管,MOS管的源极接地,MOS管的漏极连接泄放负载,MOS管的栅极连接断电存储电路。
本实用新型实施例还提供一种芯片,包括上述的断电保护电路。
相对于现有技术,本实用新型实施例提供的断电保护电路和芯片通过低电压检测电路能够及时检测到电源断电,使得断电存储电路可在第一时间开始数据保存工作,缩短储能电路的供电时间,从而可以使用小容量的储能电路进行储能,减少成本;另一方面,断电存储电路连接泄放电路,可在数据保存完毕之后开启泄放电路快速泄放完储能电路的剩余储能,从而让主控电路可快速掉电复位,提高反应速度。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1示出了本实用新型实施例提供的断电保护电路的模块图。
图2示出了本实用新型实施例提供的断电保护电路的另一模块图。
图3示出了本实用新型实施例提供的断电保护电路的电路图。
图4示出了本实用新型实施例提供的断电保护电路的另一模块图。
图5示出了本实用新型实施例提供的断电保护电路的另一电路图。
图6示出了本实用新型实施例提供的断电保护电路的另一模块图。
图7示出了本实用新型实施例提供的断电保护电路的另一电路图。
具体实施方式
下面详细描述本实用新型的实施方式,所述实施方式的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的,仅用于解释本实用新型,而不能理解为对本实用新型的限制。
为了使本技术领域的人员更好地理解本实用新型方案,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整的描述。显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
请参阅图1所示,本实用新型实施例提供的断电保护电路100包括储能电路10、泄放电路20和主控电路30,泄放电路20连接储能电路10,主控电路30包括电源输入端31、低电压检测电路32和断电存储电路33,电源输入端31连接储能电路10并用于连接预设电源40,低电压检测电路32分别连接电源输入端31和断电存储电路33,断电存储电路33还连接泄放电路20。
本实施例提供的断电保护电路100中适用于微处理器、存储器等各种数字集成电路中,用于提供断电保护,其工作原理为:低电压检测电路31对电源输入端31的输入电压进行检测,当检测到输入电压低于设定的电压阈值时向断电存储电路33发送信号,断电存储电路33在接收信号后开始进行数据保存,避免因突然断电造成的数据丢失或损坏,此时的供电由储能电路10提供;当数据保存完毕后,断电存储电路33启动泄放电路20,泄放电路20与储能电路10连接形成耗电回路,从而快速泄放完储能电路10的剩余电能,让主控电路30能够快速掉电复位,提高反应速度。
在一些实施例中,主控电路30可以通过MCU芯片(Microcontroller Unit,微控制单元)实现,电源输入端31、低电压检测电路32和断电存储电路33均集成于MCU芯片,电源输入端31可以是MCU芯片的任一VCC(Volt Current Condenser,电路供电电压)接口,断电存储电路33可以通过MCU芯片的IO(Input Output,输入输出)接口与泄放电路20连接。
MCU芯片提供LVD(Low Voltage Directive,低电压指令)检测,通过LVD检测可检测到电池电压下降。上述低电压检测电路32利用LVD检测对电源输入端31的输入电压进行检测,当检测到该输入电压低于LVD电压阈值时发出LVD信号,断电存储电路33在接收到LVD信号后开始进行数据保存,避免因突然断电造成的数据丢失或损坏,此时的供电由储能电路10提供;当数据保存完毕后,断电存储电路33启动泄放电路20,泄放电路20与储能电路10连接形成耗电回路,从而快速泄放完储能电路10的剩余电能,让主控电路30能够快速掉电复位,提高反应速度。
需要说明的是,市售的MCU芯片基本都有提供LVD检测,但是各个MCU芯片之间的LVD电压阈值并不一致。本实施例中,LVD电压阈值和预设电源40的耗尽电压符合设定条件。例如,LVD电压阈值和预设电源40的耗尽电压的差值在0.1V以内,如预设电源40的耗尽电压为1.2V,LVD电压阈值可为1.1V;或者预设电源40的耗尽电压为1.3V,LVD电压阈值为1.25V。如此,在预设电源40断电后,低电压检测电路32能够快速发现断电,从而控制断电存储电路33在第一时间开始数据保存工作,可缩短储能电路10的供电时间,从而可以使用小容量的储能电路10进行储能,减少成本;另一方面,由于泄放电路20的泄放作用,可以在数据保存完毕之后启动泄放电路20快速泄放完剩余储能,从而让主控电路30可快速掉电复位,提高反应速度。
请参阅图2所示,在本实用新型的一个实施例中,泄放电路20包括泄放开关21和泄放负载22,泄放开关21包括控制端21a、第一连接端21b和第二连接端21c,控制端21a连接断电存储电路33,第一连接端21b连接泄放负载22,第二连接端21c连接储能电路10。上述断电存储电路33在数据保存完毕后,向泄放开关21发送控制信号,泄放开关21根据控制信号导通,使第一连接端21b和第二连接端21c相互连接,形成储能电路10、泄放开关21和泄放负载22相互连接的耗电回路,从而可以快速泄放完储能电路10的剩余电能。请参阅图2和图3所示,本实施例中,泄放负载22可以是电阻、电机、发光器件等可以消耗功率的元件,例如泄放负载22可以是一个泄放电阻R0,可以快速消耗储能电路10的剩余电能,且成本低廉。
泄放开关21可以是三极管、MOS管等开关管元件,例如泄放开关21可以是一个MOS管Q,MOS管Q的源极S接地、漏极D连接泄放电阻R0、栅极G连接断电存储电路33。相应地,断电存储电路33输出的控制信号可以是高电平信号或低电平信号,通过高/低电平信号可以控制开关管的导通和截止,进而实现泄放开关21的开启和关闭。
储能电路10可以是电容、电感等储能元件,例如储能电路10可以是一个储能电容C,储能电容C的一端接地,储能电容C的另一端连接电源输入端31,能够在预设电源40断电的一瞬间开始供电,且储能电容C价格便宜、体积小,可有效降低断电保护电路100的成本和占用面积。
请参阅图4所示,本实用新型实施例提供的断电保护电路100还包括第一分压电路50,第一分压电路50连接储能电路10,第一分压电路50具有第一分压节点51;主控电路30还包括第一基准电压端34和第一比较器35,第一比较器35的第一输入端连接第一分压节点51,第一比较器35的第二输入端连接第一基准电压端34,第一比较器35的输出端连接断电储存电路33。
需要说明的是,在一些MCU芯片中,LVD电压阈值和预设电源40的耗尽电压不符合设定条件。例如,LVD电压阈值远低于预设电源40的耗尽电压,如预设电源40的耗尽电压为1.2V,LVD电压阈值为1.0V或者1.0V以下,导致低电压检测电路32不能够及时地检测到预设电源40断电。而上述主控电路30包括第一基准电压端34和第一比较器35,即MCU芯片集成有内部比较器的情况下,此时,断电保护电路100可通过第一比较器35和第一分压电路50建立另一低电压检测通道,例如,预设电源40的耗尽电压为1.2V,可调整第一分压节点51的节点电压为1.1V或者1.1V以上,并通过第一基准电压端34设定第一比较器35在检测到1.1V的节点电压时翻转电平,在预设电源40掉电后,第一比较器35同样能够及时发现预设电源40断电,从而控制断电存储电路33在第一时间开始数据保存工作,可缩短储能电路10的供电时间,从而可以使用小容量的储能电路10进行储能,减少成本。
上述第一比较器35的第一输入端可以为同相输入端或者反向输入端,第一比较器35的第二输入端也可以为反相输入端或者同相输入端,本领域技术人员可以根据实际需求进行调整。
请参阅图4和图5所示,本实例中,第一分压电路50包括第一电阻R1和第二电阻R2,第一电阻R1的一端连接储能电路10,第一电阻R1的另一端通过第二电阻R2接地,第一电阻R1和第二电阻R2的连接节点为第一分压节点51。上述第一分压节点的节点电压实际上为第二电阻R2所分得的电压,可通过改变第二电阻R2的大小灵活调整第一分压节点的节点电压,例如,预设电源40的耗尽电压为1.2V,可调整第一分压节点51的节点电压为1.1V或者1.1以上,使得第一比较器35能够及时检测到断电。第一分压电路50采用两个电阻分压即可调整第一比较器35的采样电压,电路结构简单且降低了生产成本。
请参阅图6所示,本实用新型另一实施例提供的断电保护电路100还包括第二分压电路60,第二比较器70和第二基准电压端80,第二分压电路60连接储能电路10,第二分压电路60具有第二分压节点61;第二比较器70的第一输入端连接第二分压节点61,第二比较器70的第二输入端连接第二基准电压端80,第二比较器70的输出端连接断电存储电路33。
需要说明的是,在一些MCU芯片中,LVD电压阈值和预设电源40的耗尽电压不符合设定条件。例如,LVD电压阈值远低于预设电源40的耗尽电压,如预设电源40的耗尽电压为1.2V,LVD电压阈值为1.0V或者1.0V以下,导致低电压检测电路32不能够及时地检测到预设电源40断电。在主控电路30不包括第一比较器35,例如MCU芯片没有集成内部比较器的情况下,上述断电保护电路100可通过外部的第二比较器70和第二分压电路60建立另一低电压检测通道,例如,预设电源40的耗尽电压为1.2V,可调整第二分压节点61的节点电压为1.1V或者1.1以上,并通过第二基准电压端80设定第二比较器70在检测到1.1V的节点电压时翻转电平,在预设电源40掉电后,第二比较器70也能够尽早发现预设电源40断电,从而控制断电存储电路33在第一时间开始数据保存工作,可缩短储能电路10的供电时间,从而可以使用小容量的储能电路10进行储能,减少成本。
另外,上述实施例中的断电保护电路100通过第二比较器70和第二分压电路60建立低电压检测通道,可实现LVD电压阈值和预设电源40的耗尽电压不符合设定条件,且内部无比较器的MCU芯片的断电保护,适用范围广泛。
上述第二比较器70的第一输入端可以为同相输入端或者反向输入端,第二比较器70的第二输入端也可以为反相输入端或者同相输入端,本领域技术人员可以通过实际需求进行调整。
请参阅图6和图7所示,本实例中,第二分压电路60包括第三电阻R3和第四电阻R4,第三电阻R3的一端连接储能电路10,第三电阻R3的另一端通过第四电阻R4接地,第三电阻R3和第四电阻R4的连接节点为第二分压节点61。上述第二分压节点的节点电压实际上为第四电阻R4所分得的电压,可通过改变第四电阻R4的大小灵活调整第二分压节点的节点电压,例如,预设电源40的耗尽电压为1.2V,可调整第一分压节点51的节点电压为1.1V或者1.1以上,使得第二比较器70能够及时检测到断电。第二分压电路60采用两个电阻分压即可调整第二比较器70的采样电压,电路结构简单且降低了生产成本。
本实用新型实施例还提供一种芯片,其内部设置有上述任一实施例的断电保护电路,如此,该芯片能够通过前述实施例的断电保护电路提供有效的断电保护,保证芯片正常运行。此外,该芯片的具体类型不作限定,例如可以是计算机芯片,也可以是嵌入式设备或者其他电子设备的芯片。
在一些实施例中,该芯片内部集成有储能电路10、泄放电路20和主控电路30,主控电路30包括电源输入端31、低电压检测电路32和断电存储电路33,在LVD电压阈值和预设电源40的耗尽电压符合设定条件时,低电压检测电路32能够利用LVD检测及时检测到预设电源40的断电,并控制断电存储电路33在第一时间开始数据保存工作,可缩短储能电路10的供电时间,从而可以使用小容量的储能电路10进行储能。
在一些实施例中,该芯片内部集成有储能电路10、泄放电路20、主控电路30和第一分压电路50,主控电路30包括电源输入端31、低电压检测电路32、断电存储电路33、第一基准电压端34和第一比较器35,在LVD电压阈值和预设电源40的耗尽电压不符合设定条件时,通过第一分压电路50和主控电路10内部的第一比较器35建立另一低电压检测通道,同样能够及时发现预设电源40断电,从而控制断电存储电路33在第一时间开始数据保存工作。
在一些实施例中,该芯片内部集成有储能电路10、泄放电路20、主控电路30、第二分压电路60,第二比较器70和第二基准电压端80,主控电路30包括电源输入端31、低电压检测电路32和断电存储电路33,在LVD电压阈值和预设电源40的耗尽电压不符合设定条件时,通过第二分压电路60和外部的第二比较器70建立另一低电压检测通道,同样能够及时发现预设电源40断电,从而控制断电存储电路33在第一时间开始数据保存工作。
综上,本实用新型一个实施例提供的断电保护电路100和芯片,在LVD电压阈值和预设电源40的耗尽电压符合设定条件时,低电压检测电路32能够利用LVD检测及时检测到预设电源40的断电,并控制断电存储电路33在第一时间开始数据保存工作,可缩短储能电路10的供电时间,从而可以使用小容量的储能电路10进行储能,减少成本;另一方面,断电存储电路33连接泄放电路20,可在数据保存完毕之后开启泄放电路20快速泄放完储能电路10的剩余储能,从而让主控电路30可快速掉电复位,提高反应速度。
需要说明的是,上述各实施例中的主控电路30的功能可通过市售MCU芯片实现。本实用新型所申请保护的技术方案是储能电路、泄放电路、低电压检测电路、断电存储电路、电源等的电路结构与连接结构,并通过上述电路结构与连接结构解决前文提到的技术问题。
以上所述,仅是本实用新型的较佳实施例而已,并非对本实用新型作任何形式上的限制,虽然本实用新型已以较佳实施例揭示如上,然而并非用以限定本实用新型,任何本领域技术人员,在不脱离本实用新型技术方案范围内,当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本实用新型技术方案内容,依据本实用新型的技术实质对以上实施例所作的任何简介修改、等同变化与修饰,均仍属于本实用新型技术方案的范围内。
Claims (10)
1.一种断电保护电路,其特征在于,包括:
储能电路;
泄放电路,所述泄放电路连接所述储能电路;以及
主控电路,所述主控电路包括电源输入端、低电压检测电路和断电存储电路,所述电源输入端连接所述储能电路并用于连接预设电源,所述低电压检测电路分别连接所述电源输入端和所述断电存储电路,所述断电存储电路还连接所述泄放电路。
2.根据权利要求1所述的断电保护电路,其特征在于,所述断电保护电路还包括第一分压电路,所述第一分压电路连接所述储能电路,所述第一分压电路具有第一分压节点;
所述主控电路还包括第一基准电压端和第一比较器,所述第一比较器的第一输入端连接所述第一分压节点,所述第一比较器的第二输入端连接所述第一基准电压端,所述第一比较器的输出端连接所述断电存储电路。
3.根据权利要求2所述的断电保护电路,其特征在于,所述第一分压电路包括第一电阻和第二电阻,所述第一电阻的一端连接所述储能电路,所述第一电阻的另一端通过所述第二电阻接地,所述第一电阻与所述第二电阻的连接节点为所述第一分压节点。
4.根据权利要求2所述的断电保护电路,其特征在于,所述第一比较器的第一输入端为同相输入端、第二输入端为反相输入端;或者,
所述第一比较器的第一输入端为反相输入端、第二输入端为同相输入端。
5.根据权利要求1所述的断电保护电路,其特征在于,所述断电保护电路还包括第二分压电路、第二比较器和第二基准电压端;所述第二分压电路连接所述储能电路,所述第二分压电路具有第二分压节点;
所述第二比较器的第一输入端连接所述第二分压节点,所述第二比较器的第二输入端连接所述第二基准电压端,所述第二比较器的输出端连接所述断电存储电路。
6.根据权利要求5所述的断电保护电路,其特征在于,所述第二分压电路包括第三电阻和第四电阻,所述第三电阻的一端连接所述储能电路,所述第三电阻的另一端通过所述第四电阻接地,所述第三电阻与所述第四电阻的连接节点为所述第二分压节点。
7.根据权利要求1所述的断电保护电路,其特征在于,所述储能电路包括储能电容,所述储能电容的一端接地,所述储能电容的另一端连接所述电源输入端。
8.根据权利要求1所述的断电保护电路,其特征在于,所述泄放电路包括泄放开关和泄放负载,所述泄放开关包括控制端、第一连接端和第二连接端,所述控制端连接所述断电存储电路,所述第一连接端连接所述泄放负载,所述第二连接端连接所述储能电路。
9.根据权利要求8所述的断电保护电路,其特征在于,所述泄放开关为MOS管,所述MOS管的源极接地,所述MOS管的漏极连接所述泄放负载,所述MOS管的栅极连接所述断电存储电路。
10.一种芯片,其特征在于,包括如权利要求1-9任一项所述的断电保护电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020490356.9U CN211981498U (zh) | 2020-04-07 | 2020-04-07 | 断电保护电路以及芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020490356.9U CN211981498U (zh) | 2020-04-07 | 2020-04-07 | 断电保护电路以及芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211981498U true CN211981498U (zh) | 2020-11-20 |
Family
ID=73383684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020490356.9U Active CN211981498U (zh) | 2020-04-07 | 2020-04-07 | 断电保护电路以及芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211981498U (zh) |
-
2020
- 2020-04-07 CN CN202020490356.9U patent/CN211981498U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1825732B (zh) | 电源切换电路 | |
CN101604867A (zh) | 一种主电源与后备电源的切换方法和切换电路 | |
CN103970248A (zh) | 电源管理电路与方法以及计算机系统 | |
US20230111470A1 (en) | Control circuit for battery device | |
CN207399229U (zh) | 一种poe供电系统 | |
CN111406254A (zh) | 从易失性存储器到非易失性存储器的可配置数据刷新 | |
CN112558741B (zh) | 保护方法、保护装置、电子设备、可读存储介质和芯片 | |
CN211981498U (zh) | 断电保护电路以及芯片 | |
CN101727167B (zh) | 电源切换电路 | |
CN106160075B (zh) | 具有负载自动识别功能的移动电源 | |
CN218729908U (zh) | 一种上下电时序控制电路 | |
CN217606557U (zh) | 一种存储设备掉电保护电路 | |
CN101208647A (zh) | 计算机易失性存储器电源后备系统 | |
CN103107577B (zh) | 电池管理电路及终端 | |
CN103138723B (zh) | 一种双电平触发复位的电路及方法 | |
CN109164746A (zh) | 一种下电时序控制电路及电源电路 | |
CN203747497U (zh) | 一种断电备用电源的切换装置 | |
CN114336938A (zh) | 一种电池供电系统及电子设备 | |
CN209014942U (zh) | 一种下电时序控制电路及电源电路 | |
US20110252253A1 (en) | Energy saving circuit of motherboard | |
CN206135536U (zh) | 系统时钟供电装置和电器 | |
CN220857661U (zh) | 充电控制电路及设备 | |
CN212413132U (zh) | 上电复位保护电路、控制装置及家用电器 | |
CN218829149U (zh) | 一种电池保护电路 | |
CN220962186U (zh) | 一种电源管理控制电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |