CN211955547U - 一种高速磁浮悬浮传感器速度测量校验装置 - Google Patents

Abstract

本实用新型公开了一种高速磁浮悬浮传感器速度测量校验装置，包括速度模拟器、悬浮传感器和校验仪，所述速度模拟器的电路板上设置有第一和第二速度激励线圈第一和第二速度激励线圈通过电缆连接所述校验仪；所述外壳的后端设置有一个定位块，用于卡合悬浮传感器；所述悬浮传感器上包括探头和长定子，所述探头上设置有第一和第二速度测量线圈，第一和第二速度测量线圈紧贴并正对所述第一和第二速度激励线圈；所述模拟器紧贴悬浮传感器，并通过定位块与悬浮传感器紧密贴合。本实用新型不断改变预置频率，同时对悬浮传感器速度测量信号进行接收、解码和比较，从而实现悬浮传感器速度测量校验。本实用新型结构简单，操作方便。

Description

一种高速磁浮悬浮传感器速度测量校验装置

技术领域

本实用新型涉及高速磁浮悬浮传感器速度测量校验领域，具体涉及一种高速磁浮悬浮传感器速度测量校验装置。

背景技术

高速磁浮悬浮传感器有间隙测量、加速度测量、速度测量功能，其探头上有一对速度测量线圈，两线圈之间的水平距离和轨道上铺设的长定子的相邻齿槽之间的距离相等，当一个线圈正对着齿的时候，另一个线圈正对着槽。高速磁浮列车前进运行时，速度测量线圈感应长定子齿槽的交替变化，悬浮传感器输出速度测量信号。

高速磁浮传感器静态测试台模拟列车低速运行情况，利用运动机构带动悬浮传感器做相对于长定子的水平直线位移运动，以此校验速度测量功能和准确性。由于直线位移运动的速度远远小于列车的正常行进速度，使得这种方法具有一定的局限性。

实用新型内容

本实用新型的目的在于提供一种高速磁浮悬浮传感器速度测量校验装置，能在静止状态模拟磁浮列车高速运行工况对悬浮传感器速度测量进行功能和准确度校验。

为实现上述目的，本实用新型采取的技术方案如下：一种高速磁浮悬浮传感器速度测量校验装置，包括速度模拟器、悬浮传感器和校验仪，其中：

所述速度模拟器包括外壳和电路板，所述电路板上设置有第一速度激励线圈和第二速度激励线圈，所述第一速度激励线圈和第二速度激励线圈通过电缆连接所述校验仪；

所述外壳的后端设置有一个定位块，用于卡合悬浮传感器；

所述悬浮传感器上包括探头，所述探头上设置有第一速度测量线圈和第二速度测量线圈；高速磁浮列车的长定子下表面均匀分布有由长定子齿和长定子槽组成的齿槽结构，所述第一、第二速度测量线圈之间的距离与所述长定子相邻齿槽的距离相等；

所述第一速度激励线圈和第二速度激励线圈紧贴并正对第一速度测量线圈和第二速度测量线圈；

所述速度模拟器在静止状态下模拟第一速度测量线圈和第二速度测量线圈相对长定子水平直线移动的运动工况；

所述速度模拟器紧贴悬浮传感器探头面，并通过定位块与悬浮传感器紧密贴合；所述悬浮传感器通过电缆与校验仪连接。

优选地，所述外壳为一件长方体环氧树脂玻璃纤维板，板的顶面前端设有一个大矩形槽，用于灌封电路板。

优选地，所述第一速度激励线圈和第二速度激励线圈之间的距离与所述长定子相邻齿槽的距离相等。

优选地，所述定位块33与外壳通过螺栓固定连接，定位块为U形结构，用于卡合所述悬浮传感器；所述定位块中间设有出线孔。

优选地，所述校验仪包括触摸屏、控制器、FPGA模块、功率放大器、RS485接收器和电源，所述触摸屏与控制器电连接，通过触摸屏输入校准指令，校准指令输入到控制器，所述控制器控制RS485接收器接入悬浮传感器速度测量输出信号，并将测量输出信息进行电平转换后输出给FPGA模块，所述FPGA模块输出频率信号到功率放大器，功率放大器输出连接到速度模拟器。

优选地，所述校验仪还包括电源模块，所述电源模块用于给各个模块提供电能。

优选地，所述FPGA模块产生预置的频率信号给功率放大器，功率放大器输出两路相位相反的正弦电压信号给所述速度模拟器的第一和第二速度激励线圈；第一和第二速度激励线圈紧贴并正对着悬浮传感器的第一和第二速度测量线圈，通过电磁感应，所述悬浮传感器输出与预置频率相关的速度测量信号；

输出的速度测量信号经RS485接收器电平转换、FPGA模块解码后，在FPGA模块内与理论值进行比较，比较结果传入到所述控制器进行记录和校验。

本实用新型有益的技术效果：本实用新型将速度模拟器放置于悬浮传感器探头面并使定位块紧贴即可；其中，第一和第二速度激励线圈紧贴并正对着悬浮传感器的第一和第二速度测量线圈，通过电磁感应，所述悬浮传感器输出与预置频率相关的速度测量信号；不断改变预置频率，同时对悬浮传感器速度测量信号进行接收、解码和比较，从而实现悬浮传感器速度测量校验。本实用新型结构简单，操作方便。

附图说明

图1为本实用新型悬浮传感器速度测量示意图。

图2为本实用新型的一种高速磁浮悬浮传感器速度测量校验装置原理框图。

图3为本实用新型速度模拟器结构示意图。

图4为本实用新型一种高速磁浮悬浮传感器速度测量校验装置的机构示意图。

图中各部件对应的标号如下：

1-悬浮传感器；11-第一速度测量线圈1；12-第二速度测量线圈2；

2-长定子；21-长定子齿；22-长定子槽；

3-速度模拟器；31-外壳；32-电路板；321-第一速度激励线圈1；322-第二速度激励线圈2；33-定位块；34-螺栓；35-电缆；

4-校验仪。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合实施例对本实用新型进行进一步详细说明，但本实用新型要求保护的范围并不局限于下述具体实施例。

如图1-图4所示，一种高速磁浮悬浮传感器速度测量校验装置，包括速度模拟器3、悬浮传感器1和校验仪4，其中：

所述悬浮传感器1上包括探头，探头上设置有第一速度测量线圈11和第二速度测量线圈12；

高速磁浮列车上设置有长定子2，所述长定子下表面均匀分布有由长定子齿21和长定子槽22组成的齿槽结构，所述第一和第二速度测量线圈之间的距离与所述长定子相邻齿槽的距离相等。悬浮传感器测量速度的原理为：高速磁浮列车行进时，悬浮传感器1相对长定子2水平直线移动，速度测量线圈感应长定子齿槽的交替变化，悬浮传感器输出速度测量信号。本实用新型装置基于以上悬浮传感器速度测量机理，通过电磁感应模拟方式产生速度信号，不需要真实的物理移动。

所述速度模拟器包括外壳31和电路板32，外壳31为一件长方体环氧树脂玻璃纤维板，板的顶面前端设有一个大矩形槽，用于灌封电路板32，所述电路板32上设置有第一速度激励线圈321和第二速度激励线圈322，这里电路板的作用是为了设置第一速度激励线圈321和第二速度激励线圈322。第一速度激励线圈321和第二速度激励线圈322通过PCB蚀刻方法设置，电路板采用环氧树脂灌封胶灌封以得到稳固的机械特性和良好的电气特性；板的顶面后端设有一个小矩形槽，用于从电路板引出电缆35，电缆35一端连接激励线圈，另一端连接所述校验仪；板的顶面最后端设有一个定位块33，定位块33与板通过螺栓34固定连接，定位块33使用铝合金制造，呈U形结构，刚好可以卡住悬浮传感器1，定位块33中间设有出线孔，所述电缆35最终从该出线孔引出后通过连接器连接校验仪。所述电路板32和电缆35环氧灌封后，模拟器为一个带定位块33的平板结构，易于与悬浮传感器定位贴合。

所述第一速度激励线圈321和第二速度激励线圈322紧贴并正对所述第一速度测量线圈11和第二速度测量线圈12。

所述校验仪4包括触摸屏、控制器、FPGA模块、功率放大器、RS485接收器和电源，所述触摸屏与控制器电连接，通过触摸屏输入校准指令，校准指令输入到控制器，所述控制器控制RS485接收器接入悬浮传感器速度测量输出信号，并将测量输出信息进行电平转换后输出给FPGA模块，所述FPGA模块输出频率信号到功率放大器，功率放大器输出连接到速度模拟器。

具体地，各个控制器、FPGA模块、RS485接收器均采用现有的模块来实现，其中控制器的主芯片采用S5PV210，FPGA模块的主芯片采用EP1C6T144I7，RS485接收器的主芯片是MAX13087。

参见图2，所述控制器是包含CPU或MCU与存储器的综合电路单元，触摸屏与控制器电连接提供人机操作界面。RS485接收器接入悬浮传感器速度测量输出信号，电平转换后输出给FPGA模块。FPGA模块输出频率信号连接到功率放大器，功率放大器输出连接到速度模拟器。FPGA模块与控制器相连。电源电路提供各部分工作电源。

具体地，速度模拟器3，悬浮传感器1和校验仪之间的装配关系如下：

速度模拟器3紧贴悬浮传感器1探头面，并通过定位块33与悬浮传感器1紧密贴合；所述悬浮传感器1通过电缆35与校验仪连接。

悬浮传感器1上的电缆35连接悬浮传感器1与校验仪4，校验仪4电源电路提供悬浮传感器1工作电源，悬浮传感器1输出连接到校验仪4 RS485接收器；速度模拟器电缆35连接校验仪4；通过触摸屏操作控制器发出相应命令，FPGA模块产生预置的频率信号给功率放大器，功率放大器输出两路相位相反的正弦电压信号给速度模拟器3的第一和第二速度激励线圈；第一和第二速度激励线圈紧贴并正对着悬浮传感器1的第一和第二速度测量线圈，基于电磁感应原理，悬浮传感器1将输出与预置频率相关的速度测量信号；输出信号经RS485接收器电平转换、FPGA模块解码后，在FPGA模块内与理论值进行比较，比较结果传入控制器。不断改变预置频率，同时对悬浮传感器1速度测量信号进行接收、解码和比较，从而实现悬浮传感器1速度测量校验，这里的解码和比较均采用现有技术的算法和程序来实现，不作为本申请的发明点，这里不再详细描述。本实用新型高速磁浮悬浮传感器速度测量校验装置可以脱离长定子使用，可在悬浮传感器速度测量全量程范围实现功能与准确度校验。

作为优选的局部替代方案校验仪内部装有畜电池，电源电路可选蓄电池供电，可以在停电时使用本装置。

具体地，本实用新型保护的是整个装置的机械结构及各硬件功能模块的连接关系，至于本实用新型的功能模块采用现有技术的模块来实现。

根据上述说明书的揭示和教导，本实用新型所属领域的技术人员还可以对上述实施方式进行变更和修改。因此，本实用新型并不局限于上面揭示和描述的具体实施方式，对实用新型的一些修改和变更也应当落入本实用新型的权利要求的保护范围内。此外，尽管本说明书中使用了一些特定的术语，但这些术语只是为了方便说明，并不对实用新型构成任何限制。

Claims (7)

1.一种高速磁浮悬浮传感器速度测量校验装置，其特征在于，包括速度模拟器、悬浮传感器和校验仪，其中：

所述速度模拟器包括外壳和电路板，所述电路板上设置有第一速度激励线圈和第二速度激励线圈，所述第一速度激励线圈和第二速度激励线圈通过电缆连接所述校验仪；

所述外壳的后端设置有一个定位块，用于卡合悬浮传感器；

所述悬浮传感器上包括探头，所述探头上设置有第一速度测量线圈和第二速度测量线圈；高速磁浮列车的长定子下表面均匀分布有由长定子齿和长定子槽组成的齿槽结构，所述第一、第二速度测量线圈之间的距离与所述长定子相邻齿槽的距离相等；

所述第一速度激励线圈和第二速度激励线圈紧贴并正对第一速度测量线圈和第二速度测量线圈；

所述速度模拟器在静止状态下模拟第一速度测量线圈和第二速度测量线圈相对长定子水平直线移动的运动工况；

所述速度模拟器紧贴悬浮传感器探头面，并通过定位块与悬浮传感器紧密贴合；所述悬浮传感器通过电缆与校验仪连接。

2.如权利要求1所述的一种高速磁浮悬浮传感器速度测量校验装置，其特征在于，所述外壳为一件长方体环氧树脂玻璃纤维板，板的顶面前端设有一个大矩形槽，用于灌封电路板。

3.如权利要求1所述的一种高速磁浮悬浮传感器速度测量校验装置，其特征在于，所述第一速度激励线圈和第二速度激励线圈之间的距离与所述长定子相邻齿槽的距离相等。

4.如权利要求1所述的一种高速磁浮悬浮传感器速度测量校验装置，其特征在于，所述定位块与外壳通过螺栓固定连接，定位块为U形结构，用于卡合所述悬浮传感器；所述定位块中间设有出线孔。

5.如权利要求1所述的一种高速磁浮悬浮传感器速度测量校验装置，其特征在于，所述校验仪包括触摸屏、控制器、FPGA模块、功率放大器、RS485接收器和电源，所述触摸屏与控制器电连接，通过触摸屏输入校准指令，校准指令输入到控制器，所述控制器控制RS485接收器接入悬浮传感器速度测量输出信号，并将测量输出信息进行电平转换后输出给FPGA模块，所述FPGA模块输出频率信号到功率放大器，功率放大器输出连接到速度模拟器。

6.如权利要求5所述的一种高速磁浮悬浮传感器速度测量校验装置，其特征在于，所述校验仪还包括电源模块，所述电源模块用于给各个模块提供电能。

7.如权利要求6所述的一种高速磁浮悬浮传感器速度测量校验装置，其特征在于，所述FPGA模块产生预置的频率信号给功率放大器，功率放大器输出两路相位相反的正弦电压信号给所述速度模拟器的第一和第二速度激励线圈；第一和第二速度激励线圈紧贴并正对着悬浮传感器的第一和第二速度测量线圈，通过电磁感应，所述悬浮传感器输出与预置频率相关的速度测量信号；

输出的速度测量信号经RS485接收器电平转换、FPGA模块解码后，在FPGA模块内与理论值进行比较，比较结果传入到所述控制器进行记录和校验。

Images