CN211930649U - 一种通用抗宽带压制干扰模块 - Google Patents

Abstract

本实用新型公开了一种通用抗宽带压制干扰模块，包括多阵元天线模块、多通道射频模块、抗干扰基带模块及上变频模块，其中，所述多阵元天线模块由同一工作频率的若干天线排列构成，所述多阵元天线模块可对宽带射频信号进行接收，且所述多阵元天线模块输出端与所述多通道射频模块输入端连接，所述多通道射频模块可对多阵元天线模块采集的多路同频宽带射频信号进行频谱搬移及下变频处理，本实用新型便于实现，降低了现有干扰抑制技术的实现复杂度，提升了扩频通信系统的抗干扰能力,并且克服了现有抗干扰装置增益区间小，低频段覆盖不全面等问题，对促进抗干扰性能将发挥重要作用。

Description

一种通用抗宽带压制干扰模块

技术领域

本实用新型属于通信及电子对抗技术领域，具体涉及一种通用抗宽带压制干扰模块。

背景技术

起初卫星导航系统应用于军事战争中，但随着卫星导航系统的日益完善，卫星导航技术不仅在军事上发挥重要的作用而且还渗入到了民用的各个领域。目前卫星导航己经在电信、通信、大地勘测、农林业、金融、城市规划以及现代战争、信息安全、电子对抗等领域都得到了广泛的应用。因为传输距离远、卫星导航接收机工作环境复杂，并且接收机本身抗干扰能力弱，所以很容易受到外界各种类型的干扰，特别是人为的恶意干扰，这样会使卫星导航接收机定位精度下降，甚至失去导航定位的能力，最终致使导航接收机无法正常的工作。

干扰方式分为潜在干扰和人为干扰两种。潜在的干扰形式主要有带内射频干扰、带外射频干扰和环境干扰。人为的干扰就是使对方无法正常的接收正确的系统信息，主要有压制式干扰、欺骗式干扰和分布立体式干扰。压制式干扰是最常见也是最重要的一种干扰形式，它是利用干扰机发射强干扰信号使接收信号无法正常放大与检测，使接收机降低或丧失正常的工作能力，从而达到干扰的目的。

为了使导航接收机不受敌方的干扰，能够正确的接收导航信息，充分发挥卫星导航系统的功能，因此如何进行抗干扰成为目前迫切需要解决的问题。

实用新型内容

本实用新型的目的在于提供一种通用抗宽带压制干扰模块，以解决上述的技术问题。

为实现上述目的，本实用新型提供如下技术方案：一种通用抗宽带压制干扰模块，包括多阵元天线模块、多通道射频模块、抗干扰基带模块及上变频模块，其中：

所述多阵元天线模块由同一工作频率的若干天线排列构成，所述多阵元天线模块可对宽带射频信号进行接收，且所述多阵元天线模块输出端与所述多通道射频模块输入端连接；

所述多通道射频模块可对多阵元天线模块采集的多路同频宽带射频信号进行频谱搬移及下变频处理，所述多通道射频模块可将多路同频宽带射频信号转化为多路同频中频信号并输出，且所述多通道射频模块输出端与所述抗干扰基带模块输入端连接；

所述抗干扰基带模块可对多路同频中频信号进行变频及抗干扰处理，且所述抗干扰基带模块输出端与所述上变频模块输入端连接；

所述上变频模块可将抗干扰基带模块处理后的中频信号进行上变频处理，并将处理后的中频信号转化为导航信号并进行发送。

优选的，所述多阵元天线模块还包括低噪声放大器，所述低噪声放大器与所述天线相互对应设置，且所述低噪声放大器可对所述天线接收的宽带射频信号进行低噪声放大。

优选的，所述天线可根据外部信号环境的变化对天线数量及天线的加权系数进行调节，且所述天线可支持四阵元B3模式及四阵元S 频点模式。

优选的，所述抗干扰基带模块还包括模数转换器、FPGA芯片及数字模拟转换器；所述模数转换器输入端与所述多通道射频模块输出端连接，且所述模数转换器可将多通道射频模块输出的中频信号进行数字化；所述模数转换器输出端与所述FPGA芯片输入端连接，且所述FPGA芯片可对模数转换器输出的数字中频信号进行数字变频及抗干扰处理；所述FPGA芯片输出端与所述数字模拟转换器输入端连接，且所述数字模拟转换器可将经FPGA芯片处理后的数字中频信号进行转换并输出。

优选的，所述FPGA芯片包括数字下变频模块、自适应抗干扰模块及数字上变频模块；所述数字下变频模块输入端与所述模数转换器输出端连接，且所述数字下变频模块可将所述模数转换器输出的数字中频信号转换成基带信号并输出；所述数字下变频模块输出端与所述自适应抗干扰模块输入端连接，且所述自适应抗干扰模块可对所述数字下变频模块输出的基带信号进行抗干扰算法处理并输出；所述自适应抗干扰模块输出端与所述数字上变频模块输入端连接，且所述数字上变频模块可将所述自适应抗干扰模块输出的基带信号转换成数字中频信号并输出；所述数字上变频模块输出端与所述数字模拟转换器输入端连接。

优选的，所述自适应抗干扰模块所采用算法为空时自适应滤波算法。

本实用新型的技术效果和优点：该通用抗宽带压制干扰模块：

1、便于实现，降低了现有干扰抑制技术的实现复杂度，提升了扩频通信系统的抗干扰能力,对促进抗干扰性能将发挥重要作用；

2、克服了现有抗干扰装置增益区间小，低频段覆盖不全面等问题，对促进抗干扰性能将发挥重要作用。

附图说明

图1为本实用新型的总体结构框图；

图2为本实用新型FPGA芯片的总体结构框图。

图中：1-多阵元天线模块，2-多通道射频模块，3-抗干扰基带模块，4-上变频模块；

11-天线，12-低噪声放大器；

31-模数转换器，32-FPGA芯片，33-数字模拟转换器；

321-数字下变频模块，3222-自适应抗干扰模块，323-数字上变频模块。

具体实施方式

下面将结合本实用新型实施例中的附图1-2，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型提供了如图1-2中所示的一种通用抗宽带压制干扰模块，包括多阵元天线模块1、多通道射频模块2、抗干扰基带模块 3及上变频模块4，其中：

所述多阵元天线模块1由同一工作频率的若干天线11排列构成，所述多阵元天线模块1可对宽带射频信号进行接收，且所述多阵元天线模块1输出端与所述多通道射频模块2输入端连接；

所述多通道射频模块2可对多阵元天线模块1采集的多路同频宽带射频信号进行频谱搬移及下变频处理，所述多通道射频模块2可将多路同频宽带射频信号转化为多路同频中频信号并输出，且所述多通道射频模块2输出端与所述抗干扰基带模块3输入端连接；

所述抗干扰基带模块3可对多路同频中频信号进行变频及抗干扰处理，且所述抗干扰基带模块3输出端与所述上变频模块4输入端连接；

所述上变频模块4可将抗干扰基带模块3处理后的中频信号进行上变频处理，并将处理后的中频信号转化为导航信号并进行发送。

具体的，所述多阵元天线模块1还包括低噪声放大器12，所述低噪声放大器12与所述天线11相互对应设置，且所述低噪声放大器 12可对所述天线11接收的宽带射频信号进行低噪声放大。

具体的，所述天线11可根据外部信号环境的变化对天线11数量及天线11的加权系数进行调节，使天线处于最佳的工作状态，但是为了达到某种性能指标，需要综合考虑天线11阵元个数、布阵形式、阵元间距和位置等因素，增加阵元个数会提高信号的信干噪比，信干噪比的提高意味着天线11的自由度增加，从而阵列天线11可以抑制更多的干扰，但是，阵元个数的增多会使接收通道变多，这样会增大通道间的不一致性，从而影响抑制干扰信号的能力。

此外，增加阵元的个数可以提高接收机的灵敏度，可以满足对实时性要求比较高的用户的需求，但阵元个数的增加会给操纵平台的控制带来麻烦。而且，阵元数目增多，统会变得复杂，计算量和成本就会增加，体积和重量也会增加，所以本领域工作人员可以综合考虑成本和复杂度问题，从而选择合适的阵元个数。

在本实用新型中，所述天线11可支持四阵元B3模式及四阵元S 频点模式，且射频部分目前采用的射频模块包括8路独立的射频通道。

FPGA(Field Programmable Gate Array)是现场可编程逻辑门阵列，它是在CPLD，GAL等的基础上发展起来的一种新型的现场可编程逻辑器件，相比于其它的可编程逻辑器件，FPGA规模比较大，集成度和密度比较高，能够胜任高难度的组合逻辑电路和时序逻辑电路的功能，常常用在对速率和密度要求比较高的高端数字电路设计中。

FPGA一般由可编程的输入单元、可编程输出单元、基本可编程的逻辑单元、嵌入式的存储块RAM、丰富的布线资源、内嵌专用硬核、底层嵌入功能单元等部分组成，FPGA是作为专用集成电路(ASIC) 领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

具体的，所述抗干扰基带模块3还包括模数转换器31、FPGA芯片32及数字模拟转换器33；

所述模数转换器31输入端与所述多通道射频模块2输出端连接，且所述模数转换器31可将多通道射频模块2输出的中频信号进行数字化。

所述模数转换器31输出端与所述FPGA芯片32输入端连接，且所述FPGA芯片32可对模数转换器31输出的数字中频信号进行数字变频及抗干扰处理；

所述FPGA芯片32输出端与所述数字模拟转换器33输入端连接，且所述数字模拟转换器33可将经FPGA芯片32处理后的数字中频信号进行转换并输出。

具体的，所述FPGA芯片32包括数字下变频模块321、自适应抗干扰模块322及数字上变频模块323；

所述数字下变频模块321输入端与所述模数转换器31输出端连接，且所述数字下变频模块321可将所述模数转换器31输出的数字中频信号转换成基带信号并输出，通过下变频模块321将数字中频信号转换成基带信号以便自适应抗干扰算法的处理，并且下变频模块 321的设置可节省硬件资源和提高处理速度。

所述数字下变频模块321输出端与所述自适应抗干扰模块322输入端连接，且所述自适应抗干扰模块322可对所述数字下变频模块 321输出的基带信号进行抗干扰算法处理并输出，所述自适应抗干扰模块322所采用算法为空时自适应滤波算法，相比空域滤波算法，在阵元数目耗同的情况下，空时自适应滤波算法能够抑制较多的干扰，为卫星导航抗干扰技术发展具有促进作用。

所述自适应抗干扰模块322输出端与所述数字上变频模块323输入端连接，且所述数字上变频模块323可将所述自适应抗干扰模块 322输出的基带信号转换成数字中频信号并输出，方便后续上变频模块4的采集处理。

所述数字上变频模块323输出端与所述数字模拟转换器33输入端连接。

工作原理：该通用抗宽带压制干扰模块工作过程为，天线11接收到的宽带射频信号首先经过低噪声放大器12可对天线11接收的宽带射频信号进行低噪声放大，然后多通道射频模块2可将天线11采集到的宽带射频信号转化为中频信号并输出至抗干扰基带模块3，且抗干扰基带模块3可对多通道射频模块2输出的中频信号进行抗干扰算法处理得到纯净的有用基带信号，并将基带信号转化为适合上变频模块4射频采集的中频信号，然后上变频模块4可将抗干扰基带模块 3处理后的中频信号进行上变频处理，将处理后的基带信号转化B3 导航信号及S导航信号并进行发送。

最后应说明的是：以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，尽管参照前述实施例对本实用新型进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换, 凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (6)

1.一种通用抗宽带压制干扰模块，包括多阵元天线模块(1)、多通道射频模块(2)、抗干扰基带模块(3)及上变频模块(4)，其特征在于：

所述多阵元天线模块(1)由同一工作频率的若干天线(11)排列构成，所述多阵元天线模块(1)可对宽带射频信号进行接收，且所述多阵元天线模块(1)输出端与所述多通道射频模块(2)输入端连接；

所述多通道射频模块(2)可对多阵元天线模块(1)采集的多路同频宽带射频信号进行频谱搬移及下变频处理，所述多通道射频模块(2)可将多路同频宽带射频信号转化为多路同频中频信号并输出，且所述多通道射频模块(2)输出端与所述抗干扰基带模块(3)输入端连接；

所述抗干扰基带模块(3)可对多路同频中频信号进行变频及抗干扰处理，且所述抗干扰基带模块(3)输出端与所述上变频模块(4)输入端连接；

所述上变频模块(4)可将抗干扰基带模块(3)处理后的中频信号进行上变频处理，并将处理后的中频信号转化为导航信号并进行发送。

2.根据权利要求1所述的一种通用抗宽带压制干扰模块，其特征在于：所述多阵元天线模块(1)还包括低噪声放大器(12)，所述低噪声放大器(12)与所述天线(11)相互对应设置，且所述低噪声放大器(12)可对所述天线(11)接收的宽带射频信号进行低噪声放大。

3.根据权利要求1所述的一种通用抗宽带压制干扰模块，其特征在于：所述天线(11)可根据外部信号环境的变化对天线(11)数量及天线(11)的加权系数进行调节，且所述天线(11)可支持四阵元B3模式及四阵元S频点模式。

4.根据权利要求1所述的一种通用抗宽带压制干扰模块，其特征在于：所述抗干扰基带模块(3)还包括模数转换器(31)、FPGA芯片(32)及数字模拟转换器(33)；

所述模数转换器(31)输入端与所述多通道射频模块(2)输出端连接，且所述模数转换器(31)可将多通道射频模块(2)输出的中频信号进行数字化；

所述模数转换器(31)输出端与所述FPGA芯片(32)输入端连接，且所述FPGA芯片(32)可对模数转换器(31)输出的数字中频信号进行数字变频及抗干扰处理；

所述FPGA芯片(32)输出端与所述数字模拟转换器(33)输入端连接，且所述数字模拟转换器(33)可将经FPGA芯片(32)处理后的数字中频信号进行转换并输出。

5.根据权利要求4所述的一种通用抗宽带压制干扰模块，其特征在于：所述FPGA芯片(32)包括数字下变频模块(321)、自适应抗干扰模块(322)及数字上变频模块(323)；

所述数字下变频模块(321)输入端与所述模数转换器(31)输出端连接，且所述数字下变频模块(321)可将所述模数转换器(31) 输出的数字中频信号转换成基带信号并输出；

所述数字下变频模块(321)输出端与所述自适应抗干扰模块(322)输入端连接，且所述自适应抗干扰模块(322)可对所述数字下变频模块(321)输出的基带信号进行抗干扰算法处理并输出；

所述自适应抗干扰模块(322)输出端与所述数字上变频模块(323)输入端连接，且所述数字上变频模块(323)可将所述自适应抗干扰模块(322)输出的基带信号转换成数字中频信号并输出；

所述数字上变频模块(323)输出端与所述数字模拟转换器(33)输入端连接。

6.根据权利要求5所述的一种通用抗宽带压制干扰模块，其特征在于：所述自适应抗干扰模块(322)所采用算法为空时自适应滤波算法。

Images