CN211908674U - 一种高能效ac-dc转换电路 - Google Patents
一种高能效ac-dc转换电路 Download PDFInfo
- Publication number
- CN211908674U CN211908674U CN202020610462.6U CN202020610462U CN211908674U CN 211908674 U CN211908674 U CN 211908674U CN 202020610462 U CN202020610462 U CN 202020610462U CN 211908674 U CN211908674 U CN 211908674U
- Authority
- CN
- China
- Prior art keywords
- field effect
- effect transistor
- type field
- tube
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本实用新型涉及一种高能效AC‑DC转换电路,包括:第一组功率管、第二组功率管、比较电路、第一偏置电路、第二偏置电路、第三偏置电路和第四偏置电路;第一组功率管的第一端、第二端和第三端与第一偏置电路连接,第四端、第五端和第六端与第二偏置电路连接,控制端与比较电路的输出端连接;比较电路的第一输入端与转换电路的正输入端连接,第二输入端与转换电路的负输入端连接;第二组功率管的第一端、第二端和第三端与第三偏置电路连接,第四端、第五端和第六端与第四偏置电路连接,第一端还与转换电路的正输入端连接,第四端还与转换电路的负输入端连接。本实用新型可MOS管衬底的泄露电流,提升电路转换效率,电路鲁棒性好。
Description
技术领域
本实用新型涉及集成电路的技术领域,更具体地说,涉及一种高能效AC-DC转换电路。
背景技术
随着信息技术的发展,有源植入式医疗器械在临床应用上的作用越来越重要,其在疾病诊断、治疗过程中发挥着重要的作用。例如人工视网膜、胶囊内窥镜、式神经刺激器等。这些有源设备通过一定的手术植入人体,受限于器械的体积,电池的容量有限,因此设备的能量供应成为一个极大的制约因素。无线能量传输技术为植入式医疗器械的能源供给提供了一个有效的途径。通过电磁感应的方法为有源式器械供电,其方法是使位于体外的线圈产生磁场,通过电磁感应,从而在体内的接收线圈上产生交流电压。通过强耦合磁谐振获取的能量并不能直接作为电压源供给内部电路使用,因为强耦合磁谐振线圈接收到的能量为交变信号,需要通过整流滤波电路获得直流电压来为芯片内部电路提供能量,所以整流滤波电路是植入式无线能量传输系统中极其重要的一个部分。
由于植入式器械通过外部手术封闭在人体内部,且受限于植入系统的体积。因此无线能量的有效供给问题一直是植入式无线能量传输电路的重要研究课题。同时还需要考虑电路的热效应对人体器官组织产生的热危害。因此,通过电磁感应的无线能量传输系统的能量转换效率显得十分重要,尽量减少传输中的能量耗散在人体组织皮肤,提升植入体能量接收系统的转换效率。除此之外,植入手术复杂,器件的失效会导致整个系统的失效。因此,电路的可靠性也是一个必须考虑的问题。
植入式能量供给电路系统中,整流电路作为前端模块是关键模块,其能量转换效率以及电路的可靠性、鲁棒性能至关重要,它直接影响着整个无线能量转换系统的性能。
目前植入式能量供给电路系统的整流电路中,NMOS管和PMOS管在电路工作过程中容易发生衬底摊而产生晶体管失效,电路的可靠性低。
实用新型内容
本实用新型要解决的技术问题在于,针对现有技术的上述缺陷,提供一种高能效AC-DC转换电路。
本实用新型解决其技术问题所采用的技术方案是:构造一种高能效AC-DC转换电路,包括:第一组功率管、第二组功率管、比较电路、第一偏置电路、第二偏置电路、第三偏置电路和第四偏置电路;
所述第一组功率管的第一端、第二端和第三端与所述第一偏置电路连接,所述第一组功率管的第四端、第五端和第六端与所述第二偏置电路连接,所述第一组功率管的控制端与所述比较电路的输出端连接;
所述比较电路的第一输入端与转换电路的正输入端连接,所述比较电路的第二输入端与转换电路的负输入端连接;
所述第二组功率管的第一端、第二端和第三端与所述第三偏置电路连接,所述第二组功率管的第四端、第五端和第六端与所述第四偏置电路连接,所述第二组功率管的第一端还与所述转换电路的正输入端连接,所述第二组功率管的第四端还与所述转换电路的负输入端连接。
在一个实施例中,所述第一组功率管包括:第一P型功率管和第二P型功率管;
所述第一P型功率管的源极为所述第一组功率管的第一端,所述第一P型功率管的衬底为所述第一组功率管的第二端,所述第一P型功率管的漏极为所述第一组功率管的第三端;
所述第二P型功率管的源极为所述第一组功率管的第四端,所述第二P型功率管的衬底为所述第一组功率管的第五端,所述第二P型功率管的漏极为所述第一组功率管的第六端;
所述第一P型功率管的栅极和所述第二P型功率管的栅极形成所述第一组功率管的控制端。
在一个实施例中,所述第一偏置电路包括:第一端、第二端和第三端;
所述第一偏置电路的第一端与所述第一P型功率管的源极连接,所述第一偏置电路的第二端与所述第一P型功率管的衬底连接,所述第一偏置电路的第三端与所述第一P型功率管的漏极连接。
在一个实施例中,所述第一偏置电路包括:第一PMOS管和第二PMOS管;
所述第一PMOS管和所述第二PMOS管串联连接;
所述第一PMOS管的漏极与所述第二PMOS管的源极连接,所述第一PMOS管的衬底与所述第二PMOS管的衬底连接并和所述第一PMOS管漏极和所述第二PMOS管的源极连接端连接,且所述第一PMOS管的衬底和所述第二PMOS管的衬底的连接端为所述第一偏置电路的第二端;
所述第一PMOS管的源极与所述第二PMOS管的栅极连接并作为所述第一偏置电路的第一端,所述第一PMOS管的栅极与所述第二PMOS管的漏极连接并作为所述第一偏置电路的第三端。
在一个实施例中,所述第二偏置电路包括:第一端、第二端和第三端;
所述第二偏置电路的第一端与所述第二P型功率管的源极连接,所述第二偏置电路的第二端与所述第二P型功率管的衬底连接,所述第二偏置电路的第三端与所述第二P型功率管的漏极连接。
在一个实施例中,所述第二偏置电路包括:第三PMOS管和第四PMOS管;
所述第三PMOS管和所述第四PMOS管串联连接;
所述第三PMOS管的漏极与所述第四PMOS管的源极连接,所述第三PMOS管的衬底与所述第四PMOS管的衬底连接并和所述第三PMOS管漏极和所述第四PMOS管的源极的连接端连接,且所述第三PMOS管的衬底和所述第四PMOS管的衬底的连接端为所述第二偏置电路的第二端;
所述第三PMOS管的源极与所述第四PMOS管的栅极连接并作为所述第一偏置电路的第一端,所述第三PMOS管的栅极与所述第四PMOS管的漏极连接并作为所述第一偏置电路的第二端。
在一个实施例中,所述第二组功率管包括:第一N型功率管和第二N型功率管;
所述第一N型功率管的栅极与所述第二N型功率管的栅极交叉耦合连接。
在一个实施例中,所述第一N型功率管的栅极与所述第二N型功率管的栅极交叉耦合连接为:
所述第一N型功率管的栅极与所述第二N型功率管的漏极连接,所述第二N型功率管的栅极与所述第一N型功率管的漏极连接。
在一个实施例中,所述第一N型功率管的栅极与所述第二N型功率管的漏极的连接端为所述第二组功率管的第四端,所述第二N型功率管的栅极与所述第一N型功率管的漏极的连接端为所述第二组功率管的第一端;
所述第一N型功率管的衬底为所述第二组功率管的第二端,所述第一N型功率管的源极为所述第二组功率管的第三端,所述第二N型功率管的衬底为所述第二组功率管的第五端,所述第二N型功率管的源极为所述第二组功率管的第六端;
所述第一N型功率管的源极还接地,所述第二N型功率管的源极还接地。
在一个实施例中,所述第三偏置电路包括:第一端、第二端和第三端;
所述第三偏置电路的第一端与所述第一N型功率管的漏极连接,所述第三偏置电路的第二端与所述第一N型功率管的衬底连接,所述第三偏置电路的第三端与所述第一N型功率管的源极连接。
在一个实施例中,所述第三偏置电路包括:第一NMOS管和第二NMOS管;
所述第一NMOS管和所述第二NMOS管串联连接;
所述第一NMOS管的源极与所述第二NMOS管的漏极连接,所述第一NMOS管的衬底与所述第二NMOS管的衬底连接并与所述第一NMOS管的源极与所述第二NMOS管的漏极的连接端连接,且所述第一NMOS管的衬底和所述第二NMOS管的衬底的连接端为所述第三偏置电路的第二端;
所述第一NMOS管的栅极与所述第二NMOS管的源极连接并作为所述第三偏置电路的第三端,所述第一NMOS管的漏极与所述第二NMOS管的栅极连接并作为所述第三偏置电路的第一端。
在一个实施例中,所述第四偏置电路包括:第一端、第二端和第三端;
所述第四偏置电路的第一端与所述第二N型功率管的漏极连接,所述第四偏置电路的第二端与所述第二N型功率管的衬底连接,所述第四偏置电路的第三端与所述第二N型功率管的源极连接。
在一个实施例中,所述第四偏置电路包括:第三NMOS管和第四NMOS管;
所述第三NMOS管的源极与所述第四NMOS管的漏极连接,所述第三NMOS管的衬底与所述第四NMOS管的衬底连接并与所述第三NMOS管的源极与所述第四NMOS管的漏极的连接端连接,且所述第三NMOS管的衬底和所述第四NMOS管的衬底的连接端为所述第四偏置电路的第二端;
所述第三NMOS管的栅极与所述第四NMOS管的源极连接并作为所述第四偏置电路的第三端,所述第三NMOS管的漏极与所述第四NMOS管的栅极连接并作为所述第四偏置电路的第一端。
在一个实施例中,所述比较电路包括:第一比较器和第二比较器;
所述第一比较器的负输入端作为所述比较电路的第一输入端与所述转换电路的正输入端连接,所述第一比较器的正输入端与所述转换电路的正输出端连接,所述第一比较器的输出端与所述第一P型功率管的栅极连接;
所述第二比较器的负输入端作为所述比较电路的第二输入端与所述转换电路的负输入端连接,所述第二比较器的正输入端与所述转换电路的正输出端连接,所述第二比较器的输出端与所述第二P型功率管的栅极连接。
在一个实施例中,所述第一比较器和所述第二比较器相同。
在一个实施例中,所述第一比较器包括:
向所述第一比较器提供偏置电流的自偏置电路;
与所述自偏置电路连接、对所述偏置电流进行放大处理的二级放大电路;
与所述二级放大电路连接、对所述二级放大电路输出的信号进行整形处理的波形整形电路。
在一个实施例中,所述二级放大电路包括:第一级电路和第二级电路;
所述第一级电路包括:第一N型场效应管、第二N型场效应管、第三N型场效应管、第一P型场效应管和第二P型场效应管;
所述第二级电路包括:第四N型场效应管和第三P型场效应管;
所述第一N型场效应管的栅极为所述第一比较器负输入端,所述第一N型场效应管的漏极与所述第二N型场效应管的漏极和所述第三N型场效应管的源极连接,所述第一N型场效应管的源极与所述第一P型场效应管的漏极连接;
所述第二N型场效应管的栅极为所述第一比较器的正输入端,所述第二N型场效应管的源极与所述第二P型场效应管的漏极连接;
所述第三N型场效应管的栅极与所述自偏置电路连接,所述第三N型场效应管的漏极接地;
所述第一P型场效应管的源极与所述第二P型场效应管的源极连接并连接供电电压,所述第一P型场效应管的栅极与所述第二P型场效应管的漏极连接,所述第二P型场效应管的栅极与所述第一P型场效应管的漏极连接;
所述第四N型场效应管的栅极与所述自偏置电路连接,所述第四N型场效应管的漏极接地,所述第四N型场效应管的源极与所述第三P型场效应管的漏极连接,所述第三P型场效应管的栅极与所述第二P型场效应管的漏极和所述第二N型场效应管的漏极的连接端连接,所述第三P型场效应管的源极连接所述供电电压;所述第四N型场效应管的源极与所述第三P型场效应管的漏极的连接端还连接至所述波形整形电路。
在一个实施例中,所述自偏置电路包括:第四P型场效应管和第五N型场效应管;
所述第四P型场效应管的源极连接所述供电电压,所述第四P型场效应管的栅极与漏极连接,所述第四P型场效应管的漏极还与所述第五N型场效应管的源极连接;所述第五N型场效应管的栅极与源极连接,且所述第五N型场效应管的栅极还与所述第三N型场效应管的栅极和所述第四N型场效应管的栅极连接,所述第五N型场效应管的漏极与接地。
在一个实施例中,所述波形整形电路包括:第一反相器和第二反相器;
所述第一反相器的第一端与所述第三P型场效应管的漏极和所述第四N型场效应管的源极的连接端连接,所述第一反相器的第二端连接所述供电电压,所述第一反相器的第三端接地;
所述第二反相器的第一端与所述第一反相器的第四端连接,所述第二反相器的第二端连接所述供电电压,所述第二反相器的第三端接地,所述第二反相器的第四端为所述第一比较器的输出端。
在一个实施例中,所述第一反相器包括:第五P型场效应管和第六N型场效应管;
所述第五P型场效应管的栅极和所述第六N型场效应管的栅极连接,且所述第五P型场效应管的栅极和所述第六N型场效应管的栅极的连接端为所述第一反相器的第一端;所述第五P型场效应管的源极为所述第一反相器的第二端,所述第五P型场效应管的漏极和所述第六N型场效应管的源极连接,且所述第五P型场效应管的漏极和所述第六N型场效应管的源极的连接端为所述第一反相器的第四端,所述第六N型场效应管的漏极为所述第一反相器的第三端。
在一个实施例中,所述第二反相器包括:第六P型场效应管和第七N型场效应管;
所述第六P型场效应管的栅极和所述第七N型场效应管的栅极连接,且所述第六P型场效应管的栅极和所述第七N型场效应管的栅极的连接端为所述第二反相器的第一端;所述第六P型场效应管的源极为所述第二反相器的第二端;
所述第六P型场效应管的漏极与所述第七N型场效应管的源极连接,所述第六P型场效应管的漏极与所述第七N型场效应管的源极的连接端为所述第二反相器的第四端;所述第七N型场效应管的漏极接地。
实施本实用新型的高能效AC-DC转换电路,具有以下有益效果:该高能效AC-DC转换电路,包括:第一组功率管、第二组功率管、比较电路、第一偏置电路、第二偏置电路、第三偏置电路和第四偏置电路;第一组功率管的第一端、第二端和第三端与第一偏置电路连接,第四端、第五端和第六端与第二偏置电路连接,控制端与比较电路的输出端连接;比较电路的第一输入端与转换电路的正输入端连接,第二输入端与转换电路的负输入端连接;第二组功率管的第一端、第二端和第三端与第三偏置电路连接,第四端、第五端和第六端与第四偏置电路连接,第一端还与转换电路的正输入端连接,第四端还与转换电路的负输入端连接。本实用新型可MOS管衬底的泄露电流,提升电路转换效率,电路鲁棒性好。
附图说明
下面将结合附图及实施例对本实用新型作进一步说明,附图中:
图1是本实用新型实施例提供的高能效AC-DC转换电路的逻辑框图;
图2是本实用新型实施例提供的高能效AC-DC转换电路的电路原理图;
图3是本实用新型实施例提供的第一偏置电路或者第二偏置电路的电路图;
图4是本实用新型实施例提供的第三偏置电路或者第四偏置电路的电路图;
图5是本实用新型实施例提供的比较器的电路图。
具体实施方式
为了对本实用新型的技术特征、目的和效果有更加清楚的理解,现对照附图详细说明本实用新型的具体实施方式。
本实用新型针对现有CMOS整流电路中所存在的衬底泄露电流,降低电路的能量转换效率及可靠性的问题,提出了一种高能效AC-DC转换电路,该高能效AC-DC转换电路为CMOS整流电路,其可实现互补衬底调制,可以使栅交叉MOS管的衬底电压不受输入输出电压的影响,既可以实现PMOS管的衬底电压一直处于电路局部高电位又可使NMOS管的衬底电压一直处于电路局部的低电位。一方面可以抑制栅交叉MOS管衬底的泄露电流,提升整流电路的转换效率;另一方面,可以有效抑制由于衬底偏置电压的变化,使得MOS管发生闩锁效应而失效,提升电路的鲁棒性。
参考图1,为本实用新型实施例提供的高能效AC-DC转换电路的逻辑框图。如图1所示,本实用新型实施例中,该高能效AC-DC转换电路包括:第一组功率管11、第二组功率管12、比较电路13、第一偏置电路14、第二偏置电路15、第三偏置电路16和第四偏置电路17。
其中,第一组功率管11的第一端、第二端和第三端与第一偏置电路14连接,第一组功率管11的第四端、第五端和第六端与第二偏置电路15连接,第一组功率管11的控制端与比较电路13的输出端连接;比较电路13的第一输入端与转换电路的正输入端(图1中的Vin+所示)连接,比较电路13的第二输入端与转换电路的负输入端(图1中的Vin-所示)连接;第二组功率管12的第一端、第二端和第三端与第三偏置电路16连接,第二组功率管12的第四端、第五端和第六端与第四偏置电路17连接,第二组功率管12的第一端还与转换电路的正输入端连接,第二组功率管12的第四端还与转换电路的负输入端连接。需要说明的是,本实用新型所指的转换电路即为本实用新型的高能效AC-DC转换电路。
进一步地,如图1所示,比较电路13的第三输入端还与转换电路的正输出端(图1中的Vout+所示)连接。其中,图1中的Vin为转换电路的输入,Vout是转换电路的输出,CL是转换电路的负载电容。
如图1所示,第一偏置电路14和第三偏置电路16形成互补型动态衬底偏置电路,第二偏置电路15和第三偏置电路16形成互补型动态衬底偏置电路。
参考图2,本实用新型实施例中,第一组功率管11包括:第一P型功率管(如图2的MP1)和第二P型功率管(如图2的MP2);第一P型功率管的源极为第一组功率管11的第一端,第一P型功率管的衬底为第一组功率管11的第二端,第一P型功率管的漏极为第一组功率管11的第三端。第二P型功率管的源极为第一组功率管11的第四端,第二P型功率管的衬底为第一组功率管11的第五端,第二P型功率管的漏极为第一组功率管11的第六端;第一P型功率管的栅极和第二P型功率管的栅极形成第一组功率管11的控制端。
本实用新型实施例中,第一偏置电路14包括:第一端、第二端和第三端。
第一偏置电路14的第一端与第一P型功率管的源极连接,第一偏置电路14的第二端与第一P型功率管的衬底连接,第一偏置电路14的第三端与第一P型功率管的漏极连接。
进一步地,如图2和图3所示,第一偏置电路14包括:第一PMOS管(如图2中的BP1)和第二PMOS管(如图2中的BP2)。其中,第一PMOS管和第二PMOS管串联连接。即第一PMOS管的漏极与第二PMOS管的源极连接,第一PMOS管的衬底与第二PMOS管的衬底连接并和第一PMOS管漏极和第二PMOS管的源极连接端连接,且第一PMOS管的衬底和第二PMOS管的衬底的连接端为第一偏置电路14的第二端;第一PMOS管的源极与第二PMOS管的栅极连接并作为第一偏置电路14的第一端,第一PMOS管的栅极与第二PMOS管的漏极连接并作为第一偏置电路14的第三端。其中,第一偏置电路14的第一端为图3中的S端,第一偏置电路14的第二端为图3中的B端,第一偏置电路14的第三端为图3中的D端。
如图2所示,第一P型功率管的衬底由第一偏置电路14控制,以保持第一P型功率管的衬底一直偏置在电路的最高电位。
本实用新型实施例中,第二偏置电路15包括:第一端、第二端和第三端。
第二偏置电路15的第一端与第二P型功率管的源极连接,第二偏置电路15的第二端与第二P型功率管的衬底连接,第二偏置电路15的第三端与第二P型功率管的漏极连接。
进一步地,如图2和图3所示,第二偏置电路15包括:第三PMOS管(如图2中的BP3)和第四PMOS管(如图2中的BP4)。其中,第三PMOS管和第四PMOS管串联连接。即第三PMOS管的漏极与第四PMOS管的源极连接,第三PMOS管的衬底与第四PMOS管的衬底连接并和第三PMOS管漏极和第四PMOS管的源极的连接端连接,且第三PMOS管的衬底和第四PMOS管的衬底的连接端为第二偏置电路15的第二端;第三PMOS管的源极与第四PMOS管的栅极连接并作为第一偏置电路14的第一端,第三PMOS管的栅极与第四PMOS管的漏极连接并作为第一偏置电路14的第二端。其中,第二偏置电路15的第一端为图3中的S端,第二偏置电路15的第二端为图3中的B端,第二偏置电路15的第三端为图3中的D端。
如图2所示,第二P型功率管的衬底由第二偏置电路15控制,以保持第二P型功率管的衬底一直偏置在电路的最高位。
本实用新型实施例中,比较电路13包括:第一比较器(如图2中的CMP1)和第二比较器(如图2中的CMP2)。
第一比较器的负输入端作为比较电路13的第一输入端与转换电路的正输入端连接,第一比较器的正输入端与转换电路的正输出端连接,第一比较器的输出端与第一P型功率管的栅极连接。
第二比较器的负输入端作为比较电路13的第二输入端与转换电路的负输入端连接,第二比较器的正输入端与转换电路的正输出端连接,第二比较器的输出端与第二P型功率管的栅极连接。
如图2所示,第一P型功率管的控制端与第一比较器的输出端连接,因此,第一P型功率管的栅极由第一比较器控制。同样地,第二P型功率管的控制端与第二比较器的输出端连接,因此,第二P型功率管的栅极由第二比较器控制。
进一步地,本实用新型实施例的第一比较器和第二比较器可以采用相同的比较器。如图5所示,为第一比较器和第二比较器的内部电路图。
下面,以第一比较器为例对内部电路图进行说明。
具体的,第一比较器包括:向第一比较器提供偏置电流的自偏置电路;与自偏置电路连接、对偏置电流进行放大处理的二级放大电路;与二级放大电路连接、对二级放大电路输出的信号进行整形处理的波形整形电路。
如图5所示,N1为第一N型场效应管,N2为第二N型场效应管,N3为第三N型场效应管,N4为第四N型场效应管,N5为第五N型场效应管,N6为第六N型场效应管,N7为第七N型场效应管;P1为第一P型场效应管,P2为第二P型场效应管,P3为第三P型场效应管,P4为第四P型场效应管,P5为第五P型场效应管,P6为第六P型场效应管。Vdd为比较器电路的供电电压。Vin-为比较器的负输入,Vin+为比较器的正输入,Vout为比较器的输出。其中,Vin-接转换电路的外部输入Vin,即整流线圈接收到的交流信号电压,Vin+接转换电路的正输出电压。
自偏置电路包括:第四P型场效应管和第五N型场效应管。二级放大电路包括:第一级电路和第二级电路。第一级电路包括:第一N型场效应管、第二N型场效应管、第三N型场效应管、第一P型场效应管和第二P型场效应管;第二级电路包括:第四N型场效应管和第三P型场效应管。波形整形电路包括:第一反相器和第二反相器。
第一N型场效应管的栅极为第一比较器负输入端,第一N型场效应管的漏极与第二N型场效应管的漏极和第三N型场效应管的源极连接,第一N型场效应管的源极与第一P型场效应管的漏极连接;第二N型场效应管的栅极为第一比较器的正输入端,第二N型场效应管的源极与第二P型场效应管的漏极连接;第三N型场效应管的栅极与自偏置电路连接(即与第五N型场效应管的栅极连接),第三N型场效应管的漏极接地。
第一P型场效应管的源极与第二P型场效应管的源极连接并连接供电电压,第一P型场效应管的栅极与第二P型场效应管的漏极连接,第二P型场效应管的栅极与第一P型场效应管的漏极连接。
第四N型场效应管的栅极与自偏置电路连接,第四N型场效应管的漏极接地,第四N型场效应管的源极与第三P型场效应管的漏极连接,第三P型场效应管的栅极与第二P型场效应管的漏极和第二N型场效应管的漏极的连接端连接,第三P型场效应管的源极连接供电电压;第四N型场效应管的源极与第三P型场效应管的漏极的连接端还连接至波形整形电路。
其中,第一N型场效应管和第二N型场效应管形成差分输入对。第一P型场效应管和第二P型场效应管采用栅交叉耦合的连接形式作为有源负载。第三N型场效应管与自偏置电路形成电流镜电路提供第一级放大电路的电流。第四N型场效应管与第三P型场效应管串联连接组成,形成二级放大电路的输出级。
如图5所示,自偏置电路中:第四P型场效应管的源极连接供电电压,第四P型场效应管的栅极与漏极连接,第四P型场效应管的漏极还与第五N型场效应管的源极连接;第五N型场效应管的栅极与源极连接,且第五N型场效应管的栅极还与第三N型场效应管的栅极和第四N型场效应管的栅极连接,第五N型场效应管的漏极与接地。其中,第四P型场效应管和第五N型场效应管分别采用二极管连接形式,为比较器提供偏置电流。
如图5所示,第一反相器的第一端与第三P型场效应管的漏极和第四N型场效应管的源极的连接端连接,第一反相器的第二端连接供电电压,第一反相器的第三端接地;第二反相器的第一端与第一反相器的第四端连接,第二反相器的第二端连接供电电压,第二反相器的第三端接地,第二反相器的第四端为第一比较器的输出端。
其中,第一反相器包括:第五P型场效应管和第六N型场效应管。
第五P型场效应管的栅极和第六N型场效应管的栅极连接,且第五P型场效应管的栅极和第六N型场效应管的栅极的连接端为第一反相器的第一端;第五P型场效应管的源极为第一反相器的第二端,第五P型场效应管的漏极和第六N型场效应管的源极连接,且第五P型场效应管的漏极和第六N型场效应管的源极的连接端为第一反相器的第四端,第六N型场效应管的漏极为第一反相器的第三端。
其中,第二反相器包括:第六P型场效应管和第七N型场效应管。
第六P型场效应管的栅极和第七N型场效应管的栅极连接,且第六P型场效应管的栅极和第七N型场效应管的栅极的连接端为第二反相器的第一端;第六P型场效应管的源极为第二反相器的第二端;第六P型场效应管的漏极与第七N型场效应管的源极连接,第六P型场效应管的漏极与第七N型场效应管的源极的连接端为第二反相器的第四端;第七N型场效应管的漏极接地。
如图2所示,MN1为第一N型功率管,MN2为第二N型功率管,BN1为第一NMOS管,BN2为第二NMOS管,BN3为第三NMOS管,BN4为第四NMOS管。
本实用新型实施例中,第二组功率管12包括:第一N型功率管和第二N型功率管。第一N型功率管的栅极与第二N型功率管的栅极交叉耦合连接。
具体的,第一N型功率管的栅极与第二N型功率管的栅极交叉耦合连接为:第一N型功率管的栅极与第二N型功率管的漏极连接,第二N型功率管的栅极与第一N型功率管的漏极连接。
进一步地,如图2所示第一N型功率管的栅极与第二N型功率管的漏极的连接端为第二组功率管12的第四端,第二N型功率管的栅极与第一N型功率管的漏极的连接端为第二组功率管12的第一端。
第一N型功率管的衬底为第二组功率管12的第二端,第一N型功率管的源极为第二组功率管12的第三端,第二N型功率管的衬底为第二组功率管12的第五端,第二N型功率管的源极为第二组功率管12的第六端;第一N型功率管的源极还接地,第二N型功率管的源极还接地。
本实用新型实施例中,第三偏置电路16包括:第一端、第二端和第三端。
第三偏置电路16的第一端与第一N型功率管的漏极连接,第三偏置电路16的第二端与第一N型功率管的衬底连接,第三偏置电路16的第三端与第一N型功率管的源极连接。
进一步地,如图2和图4所示,第三偏置电路16包括:第一NMOS管和第二NMOS管。其中,第一NMOS管和第二NMOS管串联连接。即第一NMOS管的源极与第二NMOS管的漏极连接,第一NMOS管的衬底与第二NMOS管的衬底连接并与第一NMOS管的源极与第二NMOS管的漏极的连接端连接,且第一NMOS管的衬底和第二NMOS管的衬底的连接端为第三偏置电路16的第二端;第一NMOS管的栅极与第二NMOS管的源极连接并作为第三偏置电路16的第三端,第一NMOS管的漏极与第二NMOS管的栅极连接并作为第三偏置电路16的第一端。其中,第三偏置电路16的第一端为图4中的D端,第三偏置电路16的第二端为图4中的B端,第三偏置电路16的第三端为图4中的S端。
本实用新型实施例中,第四偏置电路17包括:第一端、第二端和第三端。
第四偏置电路17的第一端与第二N型功率管的漏极连接,第四偏置电路17的第二端与第二N型功率管的衬底连接,第四偏置电路17的第三端与第二N型功率管的源极连接。
进一步地,如图2和图4所示,第四偏置电路17包括:第三NMOS管和第四NMOS管。
第三NMOS管的源极与第四NMOS管的漏极连接,第三NMOS管的衬底与第四NMOS管的衬底连接并与第三NMOS管的源极与第四NMOS管的漏极的连接端连接,且第三NMOS管的衬底和第四NMOS管的衬底的连接端为第四偏置电路17的第二端;第三NMOS管的栅极与第四NMOS管的源极连接并作为第四偏置电路17的第三端,第三NMOS管的漏极与第四NMOS管的栅极连接并作为第四偏置电路17的第一端。其中,第四偏置电路17的第一端为图4中的D端,第四偏置电路17的第二端为图4中的B端,第四偏置电路17的第三端为图4中的S端。
如图2所示,第一N型功率管的衬底由第三偏置电路16控制,以保持第一N型功率管的衬底一直偏置在电路的最低位。同样地,第二N型功率管的衬底由第四偏置电路17控制,以保持第二N型功率管的衬底一直偏置在电路的最低位。
本实用新型的转换电路采用了栅交叉与比较器混合控制功率管的结构,其中,功率管采用互补型动态衬底偏置电路,有利于进一步降低功率管的衬底泄漏电路,从而提升整流电路的转换效率,同时避免功率管发生衬底闩锁效应而失效。另外,本实用新型的转换电路中的PMOS功率管和NMOS功率管都采用了衬底动态偏置电路,而不是部分功率管,可以确保在整流电路的外部输入变化下,PMOS功率管的衬底永远连接电路的最高电位和NMOS功率管的衬底永远连接电路的最低电位,该结构在输入交流信号是正负输入信号的情形下,具有更好的NMOS衬底泄漏电流抑制作用和NMOS管衬底闩锁效应抑制,同时也满足输入交流信号是正输入信号的使用。
而且,比较器电路采用了栅交叉耦合的PMOS管作为有源负载,并采用开环二级放大器电路结构。通过这个设计可以使得比较器具有更高的增益更大的带宽,进一步提升比较器的转换速度,达到减小控制功率管开关响应时间从而减小功率管自身漏电流的目的。
以上实施例只为说明本实用新型的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据此实施,并不能限制本实用新型的保护范围。凡跟本实用新型权利要求范围所做的均等变化与修饰,均应属于本实用新型权利要求的涵盖范围。
Claims (12)
1.一种高能效AC-DC转换电路,其特征在于,包括:第一组功率管、第二组功率管、比较电路、第一偏置电路、第二偏置电路、第三偏置电路和第四偏置电路;
所述第一组功率管的第一端、第二端和第三端与所述第一偏置电路连接,所述第一组功率管的第四端、第五端和第六端与所述第二偏置电路连接,所述第一组功率管的控制端与所述比较电路的输出端连接;
所述比较电路的第一输入端与转换电路的正输入端连接,所述比较电路的第二输入端与转换电路的负输入端连接;
所述第二组功率管的第一端、第二端和第三端与所述第三偏置电路连接,所述第二组功率管的第四端、第五端和第六端与所述第四偏置电路连接,所述第二组功率管的第一端还与所述转换电路的正输入端连接,所述第二组功率管的第四端还与所述转换电路的负输入端连接。
2.根据权利要求1所述的高能效AC-DC转换电路,其特征在于,所述第一组功率管包括:第一P型功率管和第二P型功率管;
所述第一P型功率管的源极为所述第一组功率管的第一端,所述第一P型功率管的衬底为所述第一组功率管的第二端,所述第一P型功率管的漏极为所述第一组功率管的第三端;
所述第二P型功率管的源极为所述第一组功率管的第四端,所述第二P型功率管的衬底为所述第一组功率管的第五端,所述第二P型功率管的漏极为所述第一组功率管的第六端;
所述第一P型功率管的栅极和所述第二P型功率管的栅极形成所述第一组功率管的控制端。
3.根据权利要求2所述的高能效AC-DC转换电路,其特征在于,所述第一偏置电路包括:第一端、第二端和第三端;
所述第一偏置电路的第一端与所述第一P型功率管的源极连接,所述第一偏置电路的第二端与所述第一P型功率管的衬底连接,所述第一偏置电路的第三端与所述第一P型功率管的漏极连接;
所述第一偏置电路包括:第一PMOS管和第二PMOS管;
所述第一PMOS管和所述第二PMOS管串联连接;
所述第一PMOS管的漏极与所述第二PMOS管的源极连接,所述第一PMOS管的衬底与所述第二PMOS管的衬底连接并和所述第一PMOS管漏极和所述第二PMOS管的源极连接端连接,且所述第一PMOS管的衬底和所述第二PMOS管的衬底的连接端为所述第一偏置电路的第二端;
所述第一PMOS管的源极与所述第二PMOS管的栅极连接并作为所述第一偏置电路的第一端,所述第一PMOS管的栅极与所述第二PMOS管的漏极连接并作为所述第一偏置电路的第三端。
4.根据权利要求2所述的高能效AC-DC转换电路,其特征在于,所述第二偏置电路包括:第一端、第二端和第三端;
所述第二偏置电路的第一端与所述第二P型功率管的源极连接,所述第二偏置电路的第二端与所述第二P型功率管的衬底连接,所述第二偏置电路的第三端与所述第二P型功率管的漏极连接;
所述第二偏置电路包括:第三PMOS管和第四PMOS管;
所述第三PMOS管和所述第四PMOS管串联连接;
所述第三PMOS管的漏极与所述第四PMOS管的源极连接,所述第三PMOS管的衬底与所述第四PMOS管的衬底连接并和所述第三PMOS管漏极和所述第四PMOS管的源极的连接端连接,且所述第三PMOS管的衬底和所述第四PMOS管的衬底的连接端为所述第二偏置电路的第二端;
所述第三PMOS管的源极与所述第四PMOS管的栅极连接并作为所述第一偏置电路的第一端,所述第三PMOS管的栅极与所述第四PMOS管的漏极连接并作为所述第一偏置电路的第二端。
5.根据权利要求1所述的高能效AC-DC转换电路,其特征在于,所述第二组功率管包括:第一N型功率管和第二N型功率管;
所述第一N型功率管的栅极与所述第二N型功率管的栅极交叉耦合连接;所述第一N型功率管的栅极与所述第二N型功率管的栅极交叉耦合连接为:
所述第一N型功率管的栅极与所述第二N型功率管的漏极连接,所述第二N型功率管的栅极与所述第一N型功率管的漏极连接。
6.根据权利要求5所述的高能效AC-DC转换电路,其特征在于,所述第一N型功率管的栅极与所述第二N型功率管的漏极的连接端为所述第二组功率管的第四端,所述第二N型功率管的栅极与所述第一N型功率管的漏极的连接端为所述第二组功率管的第一端;
所述第一N型功率管的衬底为所述第二组功率管的第二端,所述第一N型功率管的源极为所述第二组功率管的第三端,所述第二N型功率管的衬底为所述第二组功率管的第五端,所述第二N型功率管的源极为所述第二组功率管的第六端;
所述第一N型功率管的源极还接地,所述第二N型功率管的源极还接地。
7.根据权利要求6所述的高能效AC-DC转换电路,其特征在于,所述第三偏置电路包括:第一端、第二端和第三端;
所述第三偏置电路的第一端与所述第一N型功率管的漏极连接,所述第三偏置电路的第二端与所述第一N型功率管的衬底连接,所述第三偏置电路的第三端与所述第一N型功率管的源极连接;
所述第三偏置电路包括:第一NMOS管和第二NMOS管;
所述第一NMOS管和所述第二NMOS管串联连接;
所述第一NMOS管的源极与所述第二NMOS管的漏极连接,所述第一NMOS管的衬底与所述第二NMOS管的衬底连接并与所述第一NMOS管的源极与所述第二NMOS管的漏极的连接端连接,且所述第一NMOS管的衬底和所述第二NMOS管的衬底的连接端为所述第三偏置电路的第二端;
所述第一NMOS管的栅极与所述第二NMOS管的源极连接并作为所述第三偏置电路的第三端,所述第一NMOS管的漏极与所述第二NMOS管的栅极连接并作为所述第三偏置电路的第一端。
8.根据权利要求6所述的高能效AC-DC转换电路,其特征在于,所述第四偏置电路包括:第一端、第二端和第三端;
所述第四偏置电路的第一端与所述第二N型功率管的漏极连接,所述第四偏置电路的第二端与所述第二N型功率管的衬底连接,所述第四偏置电路的第三端与所述第二N型功率管的源极连接;
所述第四偏置电路包括:第三NMOS管和第四NMOS管;
所述第三NMOS管的源极与所述第四NMOS管的漏极连接,所述第三NMOS管的衬底与所述第四NMOS管的衬底连接并与所述第三NMOS管的源极与所述第四NMOS管的漏极的连接端连接,且所述第三NMOS管的衬底和所述第四NMOS管的衬底的连接端为所述第四偏置电路的第二端;
所述第三NMOS管的栅极与所述第四NMOS管的源极连接并作为所述第四偏置电路的第三端,所述第三NMOS管的漏极与所述第四NMOS管的栅极连接并作为所述第四偏置电路的第一端。
9.根据权利要求2所述的高能效AC-DC转换电路,其特征在于,所述比较电路包括:第一比较器和第二比较器;
所述第一比较器的负输入端作为所述比较电路的第一输入端与所述转换电路的正输入端连接,所述第一比较器的正输入端与所述转换电路的正输出端连接,所述第一比较器的输出端与所述第一P型功率管的栅极连接;
所述第二比较器的负输入端作为所述比较电路的第二输入端与所述转换电路的负输入端连接,所述第二比较器的正输入端与所述转换电路的正输出端连接,所述第二比较器的输出端与所述第二P型功率管的栅极连接;述第一比较器和所述第二比较器相同。
10.根据权利要求9所述的高能效AC-DC转换电路,其特征在于,所述第一比较器包括:
向所述第一比较器提供偏置电流的自偏置电路;
与所述自偏置电路连接、对所述偏置电流进行放大处理的二级放大电路;
与所述二级放大电路连接、对所述二级放大电路输出的信号进行整形处理的波形整形电路;
所述二级放大电路包括:第一级电路和第二级电路;
所述第一级电路包括:第一N型场效应管、第二N型场效应管、第三N型场效应管、第一P型场效应管和第二P型场效应管;
所述第二级电路包括:第四N型场效应管和第三P型场效应管;
所述第一N型场效应管的栅极为所述第一比较器负输入端,所述第一N型场效应管的漏极与所述第二N型场效应管的漏极和所述第三N型场效应管的源极连接,所述第一N型场效应管的源极与所述第一P型场效应管的漏极连接;
所述第二N型场效应管的栅极为所述第一比较器的正输入端,所述第二N型场效应管的源极与所述第二P型场效应管的漏极连接;
所述第三N型场效应管的栅极与所述自偏置电路连接,所述第三N型场效应管的漏极接地;
所述第一P型场效应管的源极与所述第二P型场效应管的源极连接并连接供电电压,所述第一P型场效应管的栅极与所述第二P型场效应管的漏极连接,所述第二P型场效应管的栅极与所述第一P型场效应管的漏极连接;
所述第四N型场效应管的栅极与所述自偏置电路连接,所述第四N型场效应管的漏极接地,所述第四N型场效应管的源极与所述第三P型场效应管的漏极连接,所述第三P型场效应管的栅极与所述第二P型场效应管的漏极和所述第二N型场效应管的漏极的连接端连接,所述第三P型场效应管的源极连接所述供电电压;所述第四N型场效应管的源极与所述第三P型场效应管的漏极的连接端还连接至所述波形整形电路。
11.根据权利要求10所述的高能效AC-DC转换电路,其特征在于,所述自偏置电路包括:第四P型场效应管和第五N型场效应管;
所述第四P型场效应管的源极连接所述供电电压,所述第四P型场效应管的栅极与漏极连接,所述第四P型场效应管的漏极还与所述第五N型场效应管的源极连接;所述第五N型场效应管的栅极与源极连接,且所述第五N型场效应管的栅极还与所述第三N型场效应管的栅极和所述第四N型场效应管的栅极连接,所述第五N型场效应管的漏极与接地。
12.根据权利要求10所述的高能效AC-DC转换电路,其特征在于,所述波形整形电路包括:第一反相器和第二反相器;
所述第一反相器的第一端与所述第三P型场效应管的漏极和所述第四N型场效应管的源极的连接端连接,所述第一反相器的第二端连接所述供电电压,所述第一反相器的第三端接地;
所述第二反相器的第一端与所述第一反相器的第四端连接,所述第二反相器的第二端连接所述供电电压,所述第二反相器的第三端接地,所述第二反相器的第四端为所述第一比较器的输出端;
所述第一反相器包括:第五P型场效应管和第六N型场效应管;
所述第五P型场效应管的栅极和所述第六N型场效应管的栅极连接,且所述第五P型场效应管的栅极和所述第六N型场效应管的栅极的连接端为所述第一反相器的第一端;所述第五P型场效应管的源极为所述第一反相器的第二端,所述第五P型场效应管的漏极和所述第六N型场效应管的源极连接,且所述第五P型场效应管的漏极和所述第六N型场效应管的源极的连接端为所述第一反相器的第四端,所述第六N型场效应管的漏极为所述第一反相器的第三端;
所述第二反相器包括:第六P型场效应管和第七N型场效应管;
所述第六P型场效应管的栅极和所述第七N型场效应管的栅极连接,且所述第六P型场效应管的栅极和所述第七N型场效应管的栅极的连接端为所述第二反相器的第一端;所述第六P型场效应管的源极为所述第二反相器的第二端;
所述第六P型场效应管的漏极与所述第七N型场效应管的源极连接,所述第六P型场效应管的漏极与所述第七N型场效应管的源极的连接端为所述第二反相器的第四端;所述第七N型场效应管的漏极接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020610462.6U CN211908674U (zh) | 2020-04-21 | 2020-04-21 | 一种高能效ac-dc转换电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020610462.6U CN211908674U (zh) | 2020-04-21 | 2020-04-21 | 一种高能效ac-dc转换电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211908674U true CN211908674U (zh) | 2020-11-10 |
Family
ID=73276631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020610462.6U Active CN211908674U (zh) | 2020-04-21 | 2020-04-21 | 一种高能效ac-dc转换电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211908674U (zh) |
-
2020
- 2020-04-21 CN CN202020610462.6U patent/CN211908674U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Toledo et al. | Fully digital rail-to-rail OTA with sub-1000-μm² area, 250-mV minimum supply, and nW power at 150-pF load in 180 nm | |
CN104242879B (zh) | 一种用于高速模数转换器的高速低失调动态比较器 | |
US20150365013A1 (en) | RF-DC Power Converter | |
Cheng et al. | A 40.68-MHz active rectifier with hybrid adaptive on/off delay-compensation scheme for biomedical implantable devices | |
US9042144B1 (en) | High voltage rectifier and voltage doubler using low voltage CMOS process transistors | |
TW200418253A (en) | Negative charge pump with BULK biasing | |
CN110729995A (zh) | 一种电平转换电路及电平转换方法 | |
CN211908674U (zh) | 一种高能效ac-dc转换电路 | |
Cheng et al. | A 13.56 MHz CMOS high-efficiency active rectifier with dynamically controllable comparator for biomedical wireless power transfer systems | |
US20220407425A1 (en) | Low forward voltage drop passive full-bridge rectifier architectures | |
CN111431421A (zh) | 一种高效植入式全波整流电路 | |
CN111355391A (zh) | 一种cmos整流电路及植入式器械 | |
US9270157B2 (en) | DC-DC converter and semiconductor integrated circuit | |
CN213402840U (zh) | 一种整流电路 | |
WO2021212302A1 (zh) | 一种具有互补动态衬底偏置的整流电路 | |
JP4757104B2 (ja) | 半導体集積回路 | |
CN102176661A (zh) | 基于mos器件的宽带低功耗斩波稳定轨到轨放大器 | |
CN102176660B (zh) | 采用mos器件实现的宽带低功耗轨到轨放大器 | |
US10587267B2 (en) | Level shifter circuit generating bipolar clock signals | |
CN106936424A (zh) | 输出级电路 | |
Wang et al. | The design of CMOS 13.56-MHz high efficiency 1×/3× 1.99 V/6.29 V active rectifier for implantable neuromodulation systems | |
WO2024100789A1 (ja) | 半導体装置 | |
Asli et al. | − 23.5 dBm senstivity, 900MHz differential-drive rectifier | |
CN111917293B (zh) | 一种多电压域复合反馈模式的开关电容dc-dc转换器 | |
WO2023083032A1 (zh) | 整流电路、装置及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |