CN211859995U - 用于电机控制器的电机转速阈值独立判断电路 - Google Patents

Abstract

本实用新型公开了一种用于电机控制器的电机转速阈值独立判断电路，本电路中第一比较器和第二比较器将相电流传感器输出信号转换为频率不变、且占空比为50%的方波信号，确定检测频率的阈值；第一D锁存器用于锁存第二比较器的输出电平，正或非门用于反向第一比较器的输出信号，并且为D触发器提供时钟信号；D触发器跟随第一D锁存器的输出信号翻转输出高电平或低电平，第二D锁存器在D触发器输出信号和微控制器失效信号控制下输出电机转速信号；缓冲器在第二D锁存器输出信号下锁存输出的电机转速信号。本电路规避了在电机低速情况下电机三相短路产生过大制动力矩的风险，提高了电机控制系统的可靠性，避免安全隐患，且电路结构简单降低成本。

Description

用于电机控制器的电机转速阈值独立判断电路

技术领域

本实用新型涉及电机控制技术领域，尤其涉及一种用于电机控制器的电机转速阈值独立判断电路。

背景技术

在永磁同步电机控制系统中，电机控制器通过旋转变压器获得电机位置和转速信号，旋转变压器信号是通过旋变解码芯片将模拟量转换为数字量传送给微控制器，但在微控制器失效的情况下，当电机转速超过一定阈值，永磁同步电机反电动势超过母线电压，电机将会产生制动力矩，电机转速越高，制动力矩越大，为避免在微控制器失效情况下，由于电机转速过高造成过大的制动力矩，危及人身安全，电机控制器将会进入电机三相主动短路运行状态，当电机转速低于一定阈值，电机三相短路工作状态将会产生过大的制动力矩，为避免这种情况，电机控制器将会关闭所有IGBT控制元件；在以上工况下，电机转速是否超过设定阈值，决定了电机控制器当前执行的故障策略。但在微控制器失效的情况下，电机控制器无法通过微控制器获得电机当前转速信息，导致电机控制失效，存在严重的安全隐患。而传统解决方法是采用冗余微控制器或采用CPLD采集电机转速，其显著提高了电机控制系统的复杂度，并且具有较高的成本。

发明内容

本实用新型所要解决的技术问题是提供一种用于电机控制器的电机转速阈值独立判断电路，本电路克服传统电机转速采样的缺陷，本电路利用相电流传感器，规避了在电机低速情况下电机三相短路产生过大制动力矩的风险，提高了电机控制系统的可靠性，避免电机运行的安全隐患，且电路结构简单，显著降低成本。

为解决上述技术问题，本实用新型用于电机控制器的电机转速阈值独立判断电路包括相电流传感器输出信号和微控制器失效信号,还包括第一比较器、第二比较器、第一D锁存器、第二D锁存器、正或非门、D触发器、缓冲器以及相应的阻容元件，

所述相电流传感器输出信号经第一电阻连接第一比较器的正相输入端，第一电容两端分别连接第一比较器的正相输入端和接地端，第二电阻和第三电阻串联后中点连接第一比较器的反相输入端、两端分别连接电源正端和接地端，第二电容两端分别连接第一比较器的反相输入端和接地端，第三电容两端分别连接第一比较器的输出端和接地端，第四电阻两端分别连接第一比较器的输出端和电源正端，第四电容两端分别连接电源正端和接地端；

第六电阻和二极管串联后与第五电阻并联且并联后两端分别连接第一比较器的输出端和第二比较器的正相输入端，其中二极管的阳极连接第二比较器的正相输入端，第七电阻和第八电阻串联后中点连接第二比较器的反相输入端、两端分别连接电源正端和接地端；

所述第一D锁存器的第一引脚连接第一比较器的输出端、第二引脚和第六引脚连接接地端、第三引脚连接第二比较器的输出端、第五引脚连接电源正端，第九电阻两端连接电源正端和第三引脚，第六电容两端连接第三引脚和接地端，第七电容和第八电容两端分别连接第五引脚和接地端；

所述正或非门的第一引脚连接第一比较器的输出端、第二引脚和第三引脚连接接地端、第五引脚连接电源正端，第九电容两端分别连接第五引脚和接地端；

所述D触发器的第一引脚经第十电阻连接第一D锁存器的第四引脚、第二引脚连接正或非门的第四引脚、第三引脚连接接地端、第五引脚连接电源正端，第十电容两端分别连接第五引脚和接地端,第十一电容两端连接第一引脚和接地端；

所述第二D锁存器的第一引脚经第十二电阻连接所述微控制器失效信号、第二引脚连接接地端、第三引脚经第十一电阻连接D触发器的第四引脚、第四引脚经第十三电阻输出电机转速信号、第五引脚连接电源正端，第十二电容两端分别连接电源正端和微控制器失效信号，第十三电容两端分别连接第三引脚和接地端，第十四电容两端分别连接第一引脚和接地端，第十五电容两端分别连接第五引脚和接地端，第十四电阻和第十六电容的一端连接第十三电阻的两端、另一端分别连接接地端；

所述缓冲器的第一引脚和第二引脚连接所述电机转速信号、第三引脚连接接地端、第四引脚经第十五电阻连接所述第二D锁存器的第一引脚、第五引脚连接电源正端，第十七电容连接电源正端和接地端。

进一步，所述第一比较器和第二比较器采用型号为LM2903QDRQ1D集成芯片。

进一步，所述第一D锁存器和第二D锁存器采用型号为SN74LVC1G373DCKR集成芯片。

进一步，所述正或非门采用型号为SN74LVC1G02DCKR集成芯片。

进一步，所述D触发器采用型号为SN74LVC1G80QDCKRQ1集成芯片。

进一步，所述缓冲器采用型号为1P1G126QDBVRQ1集成芯片。

由于本实用新型用于电机控制器的电机转速阈值独立判断电路采用了上述技术方案，即本电路包括相电流传感器输出信号、微控制器失效信号、第一比较器、第二比较器、第一D锁存器、第二D锁存器、正或非门、D触发器、缓冲器以及相应的阻容元件；其中，第一比较器和第二比较器将相电流传感器输出信号转换为频率不变、且占空比为50%的方波信号，确定检测频率的阈值；第一D锁存器用于锁存第二比较器的输出电平，正或非门用于反向第一比较器的输出信号，并且为D触发器提供时钟信号；D触发器跟随第一D锁存器的输出信号翻转输出高电平或低电平，第二D锁存器在D触发器输出信号和微控制器失效信号控制下输出电机转速信号；缓冲器在第二D锁存器输出信号下锁存输出的电机转速信号。本电路克服传统电机转速采样的缺陷，本电路利用相电流传感器，规避了在电机低速情况下电机三相短路产生过大制动力矩的风险，提高了电机控制系统的可靠性，避免电机运行的安全隐患，且电路结构简单，显著降低成本。

附图说明

下面结合附图和实施方式对本实用新型作进一步的详细说明：

图1为本实用新型用于电机控制器的电机转速阈值独立判断电路示意图；

图2为本电路中输入信号和输出信号的时序图。

具体实施方式

实施例如图1所示，本实用新型用于电机控制器的电机转速阈值独立判断电路包括相电流传感器输出信号A和微控制器失效信号B,还包括第一比较器U1、第二比较器U2、第一D锁存器U3、第二D锁存器U6、正或非门U4、D触发器U5、缓冲器U7以及相应的阻容元件，

所述相电流传感器输出信号A经第一电阻R1连接第一比较器U1的正相输入端，第一电容C1两端分别连接第一比较器U1的正相输入端和接地端，第二电阻R2和第三电阻R3串联后中点连接第一比较器U1的反相输入端、两端分别连接电源正端和接地端，第二电容C2两端分别连接第一比较器U1的反相输入端和接地端，第三电容C3两端分别连接第一比较器U1的输出端和接地端，第四电阻R4两端分别连接第一比较器U1的输出端和电源正端，第四电容C4两端分别连接电源正端和接地端；

第六电阻R6和二极管D串联后与第五电阻R5并联且并联后两端分别连接第一比较器U1的输出端和第二比较器U2的正相输入端，其中二极管D的阳极连接第二比较器U2的正相输入端，第七电阻R7和第八电阻R8串联后中点连接第二比较器U2的反相输入端、两端分别连接电源正端和接地端；

所述第一D锁存器U3的第一引脚连接第一比较器U1的输出端、第二引脚和第六引脚连接接地端、第三引脚连接第二比较器U2的输出端、第五引脚连接电源正端，第九电阻R9两端连接电源正端和第三引脚，第六电容C6两端连接第三引脚和接地端，第七电容C7和第八电容C8两端分别连接第五引脚和接地端；

所述正或非门U4的第一引脚连接第一比较器U1的输出端、第二引脚和第三引脚连接接地端、第五引脚连接电源正端，第九电容C9两端分别连接第五引脚和接地端；

所述D触发器U5的第一引脚经第十电阻R10连接第一D锁存器U3的第四引脚、第二引脚连接正或非门U4的第四引脚、第三引脚连接接地端、第五引脚连接电源正端，第十电容C10两端分别连接第五引脚和接地端,第十一电容两端C11连接第一引脚和接地端；

所述第二D锁存器U6的第一引脚经第十二电阻R12连接所述微控制器失效信号B、第二引脚连接接地端、第三引脚经第十一电阻R11连接D触发器U5的第四引脚、第四引脚经第十三电阻R13输出电机转速信号C、第五引脚连接电源正端，第十二电容C12两端分别连接电源正端和微控制器失效信号B，第十三电容C13两端分别连接第三引脚和接地端，第十四电容C14两端分别连接第一引脚和接地端，第十五电容C15两端分别连接第五引脚和接地端，第十四电阻R14和第十六电容C16的一端连接第十三电阻R13的两端、另一端分别连接接地端；

所述缓冲器U7的第一引脚和第二引脚连接所述电机转速信号C、第三引脚连接接地端、第四引脚经第十五电阻R15连接所述第二D锁存器U6的第一引脚、第五引脚连接电源正端，第十七电容C17连接电源正端和接地端。

优选的，所述第一比较器U1和第二比较器U2采用型号为LM2903QDRQ1D集成芯片。

优选的，所述第一D锁存器U3和第二D锁存器U6采用型号为SN74LVC1G373DCKR集成芯片。

优选的，所述正或非门U4采用型号为SN74LVC1G02DCKR集成芯片。

优选的，所述D触发器U5采用型号为SN74LVC1G80QDCKRQ1集成芯片。

优选的，所述缓冲器U7采用型号为1P1G126QDBVRQ1集成芯片。

本电路的工作原理如下：

1、相电流传感器输出信号A经第一电阻R1和第一电容C1构成的低通滤波电路，连接于第一比较器U1的正相输入端，第一比较器U1的反向输入端接第二电阻R2和第三电阻R3构成的分压器输出，其设置为相电流传感器的偏置，第一比较器U1将相电流传感器输出的正旋信号转换为占空比为50%的方波信号，频率不变；

2、第一比较器U1输出信号通过第四电阻R4和第五电阻R5给第五电容C5充电，第五电容C5接于第二比较器U2的正相输入端，第二比较器U2的反向输入端接第七电阻R7和第八电阻R8构成的分压器输出，该分压器输出电压配合第四电阻R4、第五电阻R5和第五电容C5，即可确定2倍的检测频率阈值，第二比较器U2的输出通过第九电阻R9接于第一D锁存器U3的第三引脚；

3、第一D锁存器U3的真值表如表1所示，其第一引脚接于第一比较器U1的输出端，当方波变为高电平，由表1可知，第一D锁存器U3的第四引脚响应第三引脚的电平状态，当方波高电平持续时间低于设定阈值（即频率高于设定阈值）时，第二比较器U2输出低电平，第一D锁存器U3也输出低电平，当方波高电平持续时间高于设定阈值（即频率低于设定阈值）时，第二比较器U2输出高电平，第一D锁存器U3也输出高电平，并在该周期的低电平持续时间锁存其输出状态，直到下一周期上升沿，输出被复位；

表1

4、正或非门U4的真值表如表2所示，其第二引脚接地，第一引脚接于第一比较器U1的输出端，输出第四引脚的电平与第一比较器U1的输出端信号反向， D触发器U5的真值表如表3所示，正或非门U4的输出第四引脚接于D触发器U5第二引脚的CLK信号；

表2

表3

5、第一D锁存器U3的输出第四引脚通过第十电阻R10和第十一电容C11构成的低通滤波连接到D触发器U5的第一引脚，D触发器U5在输入第二引脚为上升沿的过程中锁存第一引脚的状态，其输出第四引脚电平状态与输入第一引脚电平状态反向，当方波高电平持续时间低于设定阈值（即频率高于设定阈值）时，D触发器U5输出高电平，当方波高电平持续时间高于设定阈值（即频率低于设定阈值）时，D触发器U5输出低电平，并在该周期的低电平持续时间锁存其输出状态，直到下一周期上升沿，输出被复位；

6、D触发器U5输出第四引脚信号通过第十一电阻R11和第十三电容C13构成的低通滤波连接到第二D锁存器U6的输入第三引脚，第二D锁存器U6的真值表如表1所示，微控制器失效信号通过第十二电容C12接于电源正端，作用是上电复位第二D锁存器U6，同时微控制器失效信号通过第十二电阻R12和第十四电容C14构成的低通滤波连接到第二D锁存器U6的输入第一引脚，微控制器失效信号直接连接于第二D锁存器U6的输入第六引脚，第二D锁存器U6的输出第四引脚连接于第十四电阻R14以及第十三电阻R13和第十六电容C16构成的低通滤波，输出电机转速信号C，该电机转速信号C为数字量，当转速超过设定阈值，该信号为高电平，当转速低于设定阈值，该信号为低电平，第二D锁存器U6的作用是在微控制器失效信号为高电平时（微控制器运行正常），输出低电平，当微控制器失效信号为低电平时（微控制器失效），输出第四引脚响应输入第三引脚的信号状态并锁存；

7、电机转速信号C连接于缓冲器U7的输入第二引脚和第一引脚，缓冲器U7为带使能的缓冲器，其真值表如表4所示, 缓冲器U7输出第四引脚通过第十五电阻R15连接于第二D锁存器U6的第一引脚，当电机转速信号由高变低，缓冲器U7输出第四引脚为高阻态，第二D锁存器U6的输入第一引脚变为低电平，锁存输出电机转速信号，其作用是保证在整个故障状态中电机控制系统只会进入一次三相主动短路状态。

表4

其中，相电流传感器输出信号、微控制器失效信号以及电机转速信号的时序如图2所示。

本电路通过相电流频率判断永磁同步电机当前转速，当电机转速超过设定转速阈值将会产生对应频率的三相电流，当电机转速低于设定转速阈值，该被动发电制动力矩并不会产生超过阈值的制动力矩，电机控制器可关闭所有IGBT功率模块。本电路首先通过相电流传感器采样电机控制器相电流正旋信号，将该正旋信号通过比较器转换为占空比为50%的方波信号，再通过方波信号的高电平对RC电路充电，通过比较器设定充电阈值，当充电超过设定阈值，则认为相电流频率低于设定阈值，第一D锁存器输出高电平，第一D锁存器之后连接反向的D触发器，D触发器的时钟信号由正旋信号转方波信号的比较器反向获得，因为第一D锁存器只能锁存负半周期，第二个正半周期输出会被复位，第二D锁存器能保证第二个信号正脉冲锁存上一周期D锁存器的输出信号状态，D触发器输出接第二D锁存器，微控制器失效信号也连接第二D锁存器的输入，在微控制器未失效情况下，电机转速可通过微控制器检测获得，本电路输出信号为低（ASC不执行电机三相主动短路），在微控制器失效情况下，第二D锁存器输出由前级D触发器信号状态确定，当电机转速超过设定转速阈值，输出高电平，当电机转速低于设定转速阈值，输出低电平，输出信号连接带使能输入的同相缓冲器输入端，保证在故障状态下电机控制系统只会进入一次电机三相短路状态。

本电路在微控制器失效情况下，通过独立硬件电路即可判断电机转速是否超过设定阈值，从而确保电机控制器能执行正确的故障保护策略。

本电路与采用冗余微控制器或者CPLD采集电机转速相比，具有成本低、系统复杂度低的优势，相电流传感器可复用正常电路部分，本电路与仅通过是否有相电流判断进入电机三相短路条件的系统相比，规避了在低速情况下电机三相短路产生过大制动力矩的风险，显著提高了电机控制系统可靠性。

Claims (6)

1.一种用于电机控制器的电机转速阈值独立判断电路，包括相电流传感器输出信号和微控制器失效信号，其特征在于：还包括第一比较器、第二比较器、第一D锁存器、第二D锁存器、正或非门、D触发器、缓冲器以及相应的阻容元件，

所述相电流传感器输出信号经第一电阻连接第一比较器的正相输入端，第一电容两端分别连接第一比较器的正相输入端和接地端，第二电阻和第三电阻串联后中点连接第一比较器的反相输入端、两端分别连接电源正端和接地端，第二电容两端分别连接第一比较器的反相输入端和接地端，第三电容两端分别连接第一比较器的输出端和接地端，第四电阻两端分别连接第一比较器的输出端和电源正端，第四电容两端分别连接电源正端和接地端；

第六电阻和二极管串联后与第五电阻并联且并联后两端分别连接第一比较器的输出端和第二比较器的正相输入端，其中二极管的阳极连接第二比较器的正相输入端，第七电阻和第八电阻串联后中点连接第二比较器的反相输入端、两端分别连接电源正端和接地端；

所述第一D锁存器的第一引脚连接第一比较器的输出端、第二引脚和第六引脚连接接地端、第三引脚连接第二比较器的输出端、第五引脚连接电源正端，第九电阻两端连接电源正端和第三引脚，第六电容两端连接第三引脚和接地端，第七电容和第八电容两端分别连接第五引脚和接地端；

所述正或非门的第一引脚连接第一比较器的输出端、第二引脚和第三引脚连接接地端、第五引脚连接电源正端，第九电容两端分别连接第五引脚和接地端；

所述D触发器的第一引脚经第十电阻连接第一D锁存器的第四引脚、第二引脚连接正或非门的第四引脚、第三引脚连接接地端、第五引脚连接电源正端，第十电容两端分别连接第五引脚和接地端,第十一电容两端连接第一引脚和接地端；

所述第二D锁存器的第一引脚经第十二电阻连接所述微控制器失效信号、第二引脚连接接地端、第三引脚经第十一电阻连接D触发器的第四引脚、第四引脚经第十三电阻输出电机转速信号、第五引脚连接电源正端，第十二电容两端分别连接电源正端和微控制器失效信号，第十三电容两端分别连接第三引脚和接地端，第十四电容两端分别连接第一引脚和接地端，第十五电容两端分别连接第五引脚和接地端，第十四电阻和第十六电容的一端连接第十三电阻的两端、另一端分别连接接地端；

所述缓冲器的第一引脚和第二引脚连接所述电机转速信号、第三引脚连接接地端、第四引脚经第十五电阻连接所述第二D锁存器的第一引脚、第五引脚连接电源正端，第十七电容连接电源正端和接地端。

2.根据权利要求1所述的用于电机控制器的电机转速阈值独立判断电路，其特征在于：所述第一比较器和第二比较器采用型号为LM2903QDRQ1D集成芯片。

3.根据权利要求1所述的用于电机控制器的电机转速阈值独立判断电路，其特征在于：所述第一D锁存器和第二D锁存器采用型号为SN74LVC1G373DCKR集成芯片。

4.根据权利要求1所述的用于电机控制器的电机转速阈值独立判断电路，其特征在于：所述正或非门采用型号为SN74LVC1G02DCKR集成芯片。

5.根据权利要求1所述的用于电机控制器的电机转速阈值独立判断电路，其特征在于：所述D触发器采用型号为SN74LVC1G80QDCKRQ1集成芯片。

6.根据权利要求1所述的用于电机控制器的电机转速阈值独立判断电路，其特征在于：所述缓冲器采用型号为1P1G126QDBVRQ1集成芯片。

Images