CN211830205U - 控制放电电路、开关电源及控制放电设备 - Google Patents

Abstract

本实用新型实施例公开了一种控制放电电路、开关电源及控制放电设备。该控制放电电路包括：控制电路、光电耦合器和放电电路，其中，所述光电耦合器包括输入端和输出端，所述放电电路包括第一放电电路和第二放电电路，所述控制电路的输入端为外部输入电压，所述控制电路用于根据所述外部输入电压，控制输出电压的输出时长以及输出间隔时长；所述光电耦合器的输入端与所述控制电路的输出端连接，所述光电耦合器的输出端与所述第一放电电路连接，所述第一放电电路与所述第二放电电路连接。本实用新型实施例提供的放电电路具有稳定可靠且安全性高的优点。

Description

控制放电电路、开关电源及控制放电设备

技术领域

本实用新型涉及电路结构技术领域，尤其涉及一种控制放电电路、开关电源及控制放电设备。

背景技术

在由高压供电的设备里通常有滤波电容，当停止给设备供电时，滤波电容上还存有高压，如人体不小心触碰到会有触电的危险，在安规要求中滤波电容上的高压必须要能够泄放到人体能承受的36v安全电压以下，通常做法是使用被动放电或者主动放电电路，被动放电的一般做法是直接在滤波电容上并联阻值很大的电阻进行放电，放电时间较长，电压泄放至36v以下一般要几分钟。主动放电的一般做法是需要放电的时候输出一个信号驱动继电器，或者是MOSFET，三极管之类的半导体器件，让电容接上一个阻值小的电阻，在短时间内把电容上的电压泄放至36v以下。

但如果输出放电信号的电路存在问题，就有可能会出现三种情况：1、一直有放电信号输出，这种情况就会一直放电，即放电电阻一直并联在滤波电容上，由于放电电阻较小，在设备有高压供电的情况下，电阻会很快由于过热烧掉，甚至会把附近的东西也烧坏，另外还会消耗能量，导致设备效率低下，运作异常。2、一直没有放电信号输出，这种情况下设备断电后滤波电容会残留高压，如人体不小心接触到会有触电的危险。3、放电信号时有时无，此时就是前面两种情况的综合，有可能会出现该放电却不放电，不该放电却在放电的情况。

综上所述，现有技术虽然也可以实现放电的功能，但是有着一系列的问题需要解决，可靠性不够高。

实用新型内容

本实用新型实施例公开了一种控制放电电路、开关电源及控制放电设备，能够提高放电电路的可靠性和安全性。

第一方面，本实用新型实施例提供了一种控制放电电路，其特征在于，包括：

控制电路、光电耦合器和放电电路，其中，所述光电耦合器包括输入端和输出端，所述放电电路包括第一放电电路和第二放电电路，所述控制电路的输入端连接外部输入电压，所述控制电路用于根据所述外部输入电压，控制输出电压的输出时长以及输出间隔；

所述光电耦合器的输入端与所述控制电路的输出端连接，所述光电耦合器的输出端与所述第一放电电路连接，所述第一放电电路与所述第二放电电路连接。

基于第一方面，在其中一种可选的实现方式中，所述控制电路包括第一逻辑门电路、第二逻辑门电路、比较器电路、第一电阻、第二电阻、第三电阻、第四电阻和第一电容，其中：

所述第一逻辑门电路的第一输入端和第二输入端连接，并与外部输入放电信号以及所述第一电阻的一端连接，所述第一逻辑门电路的输出端和所述第二电阻的一端以及所述第二逻辑门电路的第一输入端连接，所述第二电阻的另一端和所述比较器电路的第一输入端以及所述第一电容的一端连接，所述比较器电路的第二输入端和所述第三电阻的一端以及所述第四电阻的一端连接，所述比较器电路的输出端和所述第二逻辑门电路的第二输入端连接，所述第二逻辑门电路的输出端和所述光电耦合器的输入端连接；

所述第一电阻的另一端、所述第一电容的另一端、所述第三电阻的另一端、所述比较器的第三输入端以及所述第二逻辑门电路的第三输入端均接地，所述第四电阻的另一端、所述比较器的第四输入端以及所述第二逻辑门电路的第四输入端均接稳压电源。

基于第一方面，在其中一种可选的实现方式中，所述控制电路还包括第五电阻，所述第五电阻的一端与所述第二逻辑门电路的输出端连接，所述第五电阻的另一端与所述光电耦合器的输入端连接。

基于第一方面，在其中一种可选的实现方式中，所述第一放电电路包括第六电阻、第七电阻和稳压二极管，其中：

所述稳压二极管的一端分别与所述第六电阻的一端、所述第七电阻的一端、所述第二放电电路的一端连接，所述稳压二极管的另一端与所述第六电阻的另一端连接，所述第七电阻的另一端与所述第二放电电路的另一端连接。

基于第一方面，在其中一种可选的实现方式中，所述第一放电电路还包括第二电容，所述第二电容的一端分别与所述稳压二极管的一端、所述第六电阻的一端、所述第七电阻的一端连接，所述第二电容的另一端分别与所述稳压二极管的另一端、所述第六电阻的另一端连接。

基于第一方面，在其中一种可选的实现方式中，所述第二放电电路包括第一晶体管、第二晶体管、第八电阻、第九电阻、第十电阻和第三电容，其中：

所述第八电阻的一端与所述光电耦合器的输出端连接，所述第八电阻的另一端与所述第一晶体管的第一电极连接，所述第一晶体管的第二电极与所述第九电阻的一端连接，所述第一晶体管的第三电极与所述第一放电电路的稳压二极管的一端连接，所述第九电阻的另一端与所述第二晶体管的第一电极连接，所述第二晶体管的第二电极与所述第十电阻的一端连接，所述第十电阻的另一端分别与所述第三电容的一端以及所述第一放电电路的第七电阻的另一端连接，所述第二晶体管的第三电极与所述第三电容的另一端连接。

基于第一方面，在其中一种可选的实现方式中，所述第二放电电路包括第三晶体管、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第四电容和第五电容，其中：

所述第十一电阻的一端与所述光电耦合器的输出端连接，所述第十一电阻的另一端与所述第五电容的一端以及所述第十二电阻的一端连接，所述第五电容的另一端与所述第十三电阻的一端、所述第三晶体管的第一电极连接，所述第三晶体管的第二电极与所述第十四电阻的一端连接，所述第三晶体管的第三电极与所述第四电容的一端连接，所述第十四电阻的另一端与所述第四电容的另一端、所述第一放电电路的一端连接，所述第十二电阻的另一端与所述第十三电阻的另一端以及所述第一放电电路的另一端连接。

基于第一方面，在其中一种可选的实现方式中，所述第一晶体管、所述第二晶体管和所述第三晶体管包括但不限于为三极管、绝缘栅双极型晶体管以及场效应晶体管中的一种或多种。

第二方面，本实用新型实施例提供了一种开关电源，所述开关电源包括第一方面所述的控制放电电路。

第三方面，本实用新型实施例提供了一种控制放电设备，所述控制放电设备包括第一方面所述的控制放电电路。

本实用新型提供的控制放电电路，开关电源及控制放电设备，放电电压信号通过控制电路，控制电路中的第二电阻和第一电容的取值决定了放电输出间隔，第三电阻和第四电阻的取值决定放电输出时长，当控制电路输出低电平，放电电压信号即使存在也不会继续放电；当控制电路输出高电平，则驱动光电耦合器导通，光电耦合器驱动第一晶体管导通，第二晶体管导通，从而将电容上存储的电通过第十电阻和第二晶体管释放掉，保证了放电的可靠性和安全性。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型实施例提供的一种控制放电电路的结构示意图；

图2是本实用新型实施例提供的一种控制放电电路的控制电路的结构示意图；

图3是本实用新型实施例提供的一种控制放电电路的第一放电电路的结构示意图；

图4是本实用新型实施例提供的一种控制放电电路的第二放电电路的结构示意图。

具体实施方式

下面将结合附图对本实用新型实施例中的技术方案进行描述。

应当理解，在此本实用新型说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本实用新型。在本实用新型说明书中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本实用新型的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

本方案的说明书、权利要求书和附图中出现的术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。此外，术语“第一”、“第二”和“第三”等是用于区别不同的对象，而并非用于描述特定的顺序。

还应当理解，在本实用新型说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

接下来对本实用新型实施例中需要用到的组件进行部分说明：

光电耦合器：亦称光电隔离器、光耦合器，简称光耦。光电耦合器是以光为媒介传输电信号的一种电--光--电转换器件。它由发光源和受光器两部分组成。把发光源和受光器组装在同一密闭的壳体内，彼此间用透明绝缘体隔离。发光源的引脚为输入端，受光器的引脚为输出端，常见的发光源为发光二极管，受光器为光敏二极管、光敏三极管等等。

晶体管：泛指一切以半导体材料为基础的单一元件，包括各种半导体材料制成的二极管、三极管、场效应管、可控硅等。晶体管是一种固体半导体器件，具有检波、整流、放大、开关、稳压、信号调制等多种功能。晶体管作为一种可变电流开关，能够基于输入电压控制输出电流。与普通机械开关(如Relay、switch)不同，晶体管利用电讯号来控制自身的开合，而且开关速度可以非常快，实验室中的切换速度可达100GHz以上。在本实用新型实施例中，晶体管可以包括三极管、绝缘栅双极型晶体管和场效应晶体管中的一种或多种。

逻辑门电路：在集成电路上的基本组件。简单的逻辑门可由晶体管组成。这些晶体管的组合可以使代表两种信号的高低电平在通过它们之后产生高电平或者低电平的信号。高、低电平可以分别代表逻辑上的“真”与“假”或二进制当中的1和0，从而实现逻辑运算。常见的逻辑门包括与门、或门、非门、异或门(也称互斥或门)等等。

比较器电路：比较器电路是将一个模拟电压信号与一个基准电压相比较的电路。比较器的两路输入为模拟信号，输出则为二进制信号0或1，当输入电压的差值增大或减小且正负符号不变时，其输出保持恒定。

下面结合图示进行详细说明。

图1是本方案实施例提供的一种控制放电电路的结构示意图，如图1所示，该控制放电电路包括：控制电路101、光电耦合器102和放电电路103，其中，光电耦合器102包括输入端和输出端，放电电路103包括第一放电电路104和第二放电电路105，控制电路101的输入端连接外部输入电压，控制电路用于根据输入的外部输入电压，控制输出电压的输出时长以及输出间隔；其中，光电耦合器102的输入端与控制电路101的输出端连接，光电耦合器102的输出端与第一放电电路104连接，第一放电电路104与第二放电电路105连接。

可选的，控制电路101包括第一逻辑门电路U1、第二逻辑门电路U2、比较器电路U3、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4和第一电容C1，其中，第一逻辑门电路U1的第一输入端和第二输入端连接，并与外部输入放电信号和第一电阻R1的一端连接，第一逻辑门电路U1的输出端A和第二电阻R2的一端以及第二逻辑门电路U2的第一输入端D连接，第二电阻R2的另一端和比较器电路U3的第一输入端B以及第一电容C1的一端连接，比较器电路U3的第二输入端C和第三电阻R3的一端以及第四电阻R4的一端连接，比较器电路U3的输出端和第二逻辑门电路U2的第二输入端E连接，第二逻辑门电路U2的输出端和光电耦合器102的输入端连接，其中，第一电阻R1的另一端、第一电容的C1另一端、第三电阻R3的另一端、比较器电路U3的第三输入端以及第二逻辑门电路U2的第三输入端均接地，第四电阻R4的另一端、比较器电路U3的第四输入端以及第二逻辑门电路U2的第四输入端均接稳压电源。

具体地，在上述的控制电路101中，放电信号可以先经过一个与门U1(第一逻辑门电路U1)，其中第一逻辑门电路U1也可以用其他类似功能的门电路，整体增强驱动能力后，与门U1的输出端A输出信号从A点分两路，一路送到与门U2(第二逻辑门电路U2)的第一输入端D点上，其中第二逻辑门电路U2也可以用其他类似功能的门电路，另外一路输出经过第二电阻R2和第一电容C1后送到比较器电路U3的反向输入脚B点(比较器电路U3的第一输入端B)，由于第二电阻R2和第一电容C1的存在，比较器电路U3的反向输入脚B点上电压是缓慢上升的，而比较器电路U3的正向输入脚C点(比较器电路U3的第二输入端C)的电压是由供电VCC经过R3和R4分压得到，因此当A点有高电平输出时，B点电压缓慢上升，在B点电压＜C点电压时，比较器电路U3输出高电平到与门U2的输入脚E点(第二逻辑门电路U2的第二输入端E)上，当B点电压＞C点电压时，比较器电路U3的输出端输出低电平到E点，也即是说，只有当与门U2的两个输入端D、E点都是高电平的时候，与门U2才会输出高电平，否则输出低电平。当与门U2输出为高电平时，光电耦合器102才会导通，当与门U2输出为低电平时，光电耦合器102不导通。

可选的，如图2所示，上述控制电路101还可以包括第五电阻R5，第五电阻R5的一端与第二逻辑门电路U2的输出端连接，第五电阻R5的另一端与光电耦合器102的输入端连接。其中，该第五电阻R5用于分压。

可选的，如图1所示，第一放电电路104包括第六电阻R6、第七电阻R7和稳压二极管ZD1，其中，稳压二极管ZD1的一端分别与第六电阻R6的一端、第七电阻R7的一端以及第二放电电路105的一端连接，稳压二极管ZD1的另一端与第六电阻R6的另一端连接，第七电阻R7的另一端与第二放电电路105的另一端连接。

具体地，第一放电电路104可以看作是被动放电电路，当第二放电电路105失效时，第一放电电路104还可以实现放电功能。通过第六电阻R6和第七电阻R7的分压，第六电阻R6和第七电阻R7之间的电压维持在15V左右，第七电阻R7和稳压二极管ZD1的取值决定了被动放电的电流。第六电阻R6用于稳压二极管ZD1发生故障开路时，保证被动放电电路的电阻，如果没有第六电阻R6，稳压二极管ZD1开路后被动放电就会失效，第一放电电路104中的第二晶体管Q2会承受高压容易损坏，增加R6后，当ZD1开路，还可以通过R6和R7进行被动放电，保证电路的可靠。

可选的，如图3所示，上述第一放电电路104还可以包括第二电容C2，第二电容C2的一端分别与稳压二极管ZD1的一端、第六电阻R6的一端以及第七电阻R7的一端连接，第二电容C2的另一端分别与稳压二极管ZD1的另一端以及第六电阻R6的另一端连接。其中，该第二电容C2用于滤除干扰信号。

可选的，如图1所示，第二放电电路105包括第一晶体管Q1、第二晶体管Q2、第八电阻R8、第九电阻R9、第十电阻R10和第三电容C3，其中，第八电阻R8的一端与光电耦合器102的输出端连接，第八电阻R8的另一端与第一晶体管Q1的第一电极连接，第一晶体管Q1的第二电极与第九电阻R9的一端连接，第一晶体管Q1的第三电极与第一放电电路104的稳压二极管ZD1的一端连接，第九电阻R9的另一端与第二晶体管Q2的第一电极连接，第二晶体管Q2的第二电极与第十电阻R10的一端连接，第十电阻R10的另一端分别与第三电容C3的一端、第一放电电路104的第七电阻R7的另一端连接，第二晶体管Q2的第三电极与第三电容C3的另一端连接。

具体地，第二放电电路105可以看作是主动放电电路，若第一晶体管Q1和第二晶体管Q2为场效应管，则第一电极为栅极，第二电极为漏极，第三电极为源极；若第一晶体管Q1和第二晶体管Q2为绝缘栅双极型晶体管，则第一电极为门极，第二电极为集电极，第三电极为发射极；若第一晶体管Q1和第二晶体管Q2为三极管，则第一电极为基极，第二电极为集电极，第三电极为发射极；光电耦合器102导通后，驱动第一晶体管Q1，第一晶体管Q1导通，F点的15V电压通过第一晶体管Q1的后经过第九电阻R9，再驱动第二晶体管Q2，第二晶体管Q2导通后，把高压滤波电容C3上存储的电通过第十电阻R10和第二晶体管Q2泄放掉，达到放电的目的。其中，F点的电压是由R6、R7分压电路提供的。可以理解的，15V为示例性的一个参考值。

本实用新型实施例提供的控制放电电路的工作流程中包括三种情况，具体如下：

情况一，当控制电路的输入端没有外部输入的放电电压信号时，第一逻辑门电路U1的输入是低电平，输出A点也是低电平，A点分两路走，一路是到第二逻辑门电路U2的第一输入端D点，一路经过第二电阻R2和第一电容C1进入比较器电路U3的反向输入端B点，由于比较器电路U3的正向输入端C点是高电平，C点电压＞B点电压，因此比较器电路U3输出高电平，因此第二逻辑门电路U2的两个输入端E点是高电平，D点是低电平，第二逻辑门电路U2输出低电平，光电耦合器102不导通，第二晶体管Q2、第一晶体管Q1也不导通，不会放电。

情况二，当控制电路的输入端有外部输入的放电电压信号时，第一逻辑门电路U1的第一输入端和第二输入端均是高电平，则第一逻辑门电路U1输出高电平(A点)，此高电平一路是加在第二逻辑门电路U2的第一输入端D点上，另外一路经第二电阻R2和第一电容C1后加在比较器电路U3的反向输入端B点，电压缓慢上升，当B点电压还未上升到比C点电压还高的情况时(B点电压＜C点电压)，比较器电路U3输出高电平，此时第二逻辑门电路U2的两个输入端都是高电平，第二逻辑门电路U2输出高电平，光电耦合器102导通，第二晶体管Q2和第一晶体管Q1导通，第三电容C3(高压滤波电容)上的电经过第十电阻R10、第二晶体管Q2进行泄放。随之时间的推移，第一逻辑门电路U1的输出持续通过第二电阻R2给第一电容C1充电，第一电容C1上的电压逐渐升高，即B点电压不断升高，当B点电压升高超过C点电压时，比较器电路U3状态翻转，输出低电平，E点变为低电平，此时第二逻辑门电路U2的两个输入端分别是高电平(D点)和低电平(E点)，第二逻辑门电路U2输出低电平，光电耦合器102不导通，第二晶体管Q2、第一晶体管Q1也不导通，停止放电，此时如果放电电压信号还是持续存在，也不会继续放电。

情况三，当控制电路的输入端的外部输入的放电电压信号停止后，第一逻辑门电路U1输出低电平，第一电容C1上的电压通过第二电阻R2向第一逻辑门电路U1泄放，电压最终变为0V，电路复位，等待下一个放电电压信号的输入，进行下一次放电。

从以上电路的工作原理可以看出，就算由于故障一直有持续的放电电压信号输入，但本实用新型实施例的控制放电电路只是执行一段时间的放电动作而已，不会跟随放电电压信号一直进行放电，保证了放电的可靠性。其中R2、C1和R3、R4的取值决定了放电的时间，当取值都较大时，放电时间会比较长，反之，当取值都较小时，放电时间则短；并且R2和C1的取值还决定了允许第一次放电和第二次放电的时间间隔，如果R2和C1的取值均较大，那么间隔时间会比较长，反之，间隔时间会比较短。R10是主动放电的电阻，通过选取不同的阻值可以让C3上的电压在不同的时间降低至安全电压36V以下。

在另一种实施方式中，如图4所示，第二放电电路105可以包括第三晶体管Q3、第十一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第四电容C4和第五电容C5，其中，第十一电阻R11的一端与光电耦合器102的输出端连接，第十一电阻R11的另一端与第五电容C5的一端以及第十二电阻R12的一端连接，第五电容C5的另一端与第十三电阻R13的一端以及第三晶体管Q3的第一电极连接，第三晶体管Q3的第二电极与第十四电阻R14的一端连接，第三晶体管Q3的第三电极与第四电容C4的一端连接，第十四电阻R14的另一端与第四电容C4的另一端以及第一放电电路104的一端连接，第十二电阻R12的另一端与第十三电阻R13的另一端以及第一放电电路104的另一端连接。

具体地，若第三晶体管Q3为场效应管，则第一电极为栅极，第二电极为漏极，第三电极为源极；若第三晶体管Q3为绝缘栅双极型晶体管，则第一电极为门极，第二电极为集电极，第三电极为发射极；若第三晶体管Q3为三极管，则第一电极为基极，第二电极为集电极，第三电极为发射极；光电耦合器102导通后，放电信号通过第十一电阻R11以及第五电容C5后让第三晶体管Q3导通，这个过程也是第五电容C5的充电过程，第三晶体管Q3导通后高压滤波电容上的电通过第十四电阻R14和第三晶体管Q3进行泄放；当第五电容C5充满电之后，不再有信号通过第五电容C5，即第三晶体管Q3接收不到驱动信号，第三晶体管Q3截止，放电停止，这时即使放电信号继续输入也不会让第三晶体管Q3继续导通，不会再继续放电。当放电信号停止输入后，第五电容C5上的电通过第十三电阻R13和第十二电阻R12进行泄放，只有第五电容C5上的电泄放后再次输入放电信号，放电电路才会再次的对第四电容C4(高压滤波电容)进行放电，保证了控制放电。

本实用新型实施例还提供一种开关电源装置，开关电源装置包括上述任一实用新型实施例提供的控制放电电路。其中，开关电源装置中的控制放电电路与上述任一实用新型实施例中描述的控制放电电路相同，在此不再叙述。

本实用新型实施例还提供一种控制放电设备，控制放电设备包括上述任一实用新型实施例提供的控制放电电路。其中，控制放电设备中的控制放电电路与上述任一实用新型实施例中描述的控制放电电路相同，在此不再叙述。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。而前述的存储介质包括：磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random Access Memory，RAM)等。

在本实用新型所提供的几个实施例中，应该理解到，所揭露的装置，可通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如上述电路的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个电路或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或电路的间接耦合或通信连接，可以是电性或其它的形式。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求的保护范围为准。

应理解，在本实用新型的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本实用新型实施例的实施过程构成任何限定。尽管在此结合各实施例对本实用新型进行了描述，然而，在实施例所要求保护的本实用新型过程中，本领域技术人员可理解并实现公开实施例的其他变化。

Claims (11)

1.一种控制放电电路，其特征在于，包括：控制电路、光电耦合器和放电电路，其中，所述光电耦合器包括输入端和输出端，所述放电电路包括第一放电电路和第二放电电路，所述控制电路的输入端连接外部输入电压，所述控制电路用于根据所述外部输入电压，控制输出电压的输出时长以及输出间隔；

所述光电耦合器的输入端与所述控制电路的输出端连接，所述光电耦合器的输出端与所述第一放电电路连接，所述第一放电电路与所述第二放电电路连接。

2.根据权利要求1所述的电路，其特征在于，所述控制电路包括第一逻辑门电路、第二逻辑门电路、比较器电路、第一电阻、第二电阻、第三电阻、第四电阻和第一电容，其中：

所述第一逻辑门电路的第一输入端和第二输入端连接，并与外部输入放电信号以及所述第一电阻的一端连接，所述第一逻辑门电路的输出端和所述第二电阻的一端以及所述第二逻辑门电路的第一输入端连接，所述第二电阻的另一端和所述比较器电路的第一输入端以及所述第一电容的一端连接，所述比较器电路的第二输入端和所述第三电阻的一端以及所述第四电阻的一端连接，所述比较器电路的输出端和所述第二逻辑门电路的第二输入端连接，所述第二逻辑门电路的输出端和所述光电耦合器的输入端连接；

所述第一电阻的另一端、所述第一电容的另一端、所述第三电阻的另一端、所述比较器的第三输入端以及所述第二逻辑门电路的第三输入端均接地，所述第四电阻的另一端、所述比较器的第四输入端以及所述第二逻辑门电路的第四输入端均接稳压电源。

3.根据权利要求2所述的电路，其特征在于，所述控制电路还包括第五电阻，所述第五电阻的一端与所述第二逻辑门电路的输出端连接，所述第五电阻的另一端与所述光电耦合器的输入端连接。

4.根据权利要求1所述的电路，其特征在于，所述第一放电电路包括第六电阻、第七电阻和稳压二极管，其中：

所述稳压二极管的一端分别与所述第六电阻的一端、所述第七电阻的一端、所述第二放电电路的一端连接，所述稳压二极管的另一端与所述第六电阻的另一端连接，所述第七电阻的另一端与所述第二放电电路的另一端连接。

5.根据权利要求4所述的电路，其特征在于，所述第一放电电路还包括第二电容，所述第二电容的一端分别与所述稳压二极管的一端、所述第六电阻的一端、所述第七电阻的一端连接，所述第二电容的另一端分别与所述稳压二极管的另一端、所述第六电阻的另一端连接。

6.根据权利要求1所述的电路，其特征在于，所述第二放电电路包括第一晶体管、第二晶体管、第八电阻、第九电阻、第十电阻和第三电容，其中：

所述第八电阻的一端与所述光电耦合器的输出端连接，所述第八电阻的另一端与所述第一晶体管的第一电极连接，所述第一晶体管的第二电极与所述第九电阻的一端连接，所述第一晶体管的第三电极与所述第一放电电路的稳压二极管的一端连接，所述第九电阻的另一端与所述第二晶体管的第一电极连接，所述第二晶体管的第二电极与所述第十电阻的一端连接，所述第十电阻的另一端分别与所述第三电容的一端以及所述第一放电电路的第七电阻的另一端连接，所述第二晶体管的第三电极与所述第三电容的另一端连接。

7.根据权利要求1所述的电路，其特征在于，所述第二放电电路包括第三晶体管、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第四电容和第五电容，其中：

所述第十一电阻的一端与所述光电耦合器的输出端连接，所述第十一电阻的另一端与所述第五电容的一端以及所述第十二电阻的一端连接，所述第五电容的另一端与所述第十三电阻的一端、所述第三晶体管的第一电极连接，所述第三晶体管的第二电极与所述第十四电阻的一端连接，所述第三晶体管的第三电极与所述第四电容的一端连接，所述第十四电阻的另一端与所述第四电容的另一端、所述第一放电电路的一端连接，所述第十二电阻的另一端与所述第十三电阻的另一端以及所述第一放电电路的另一端连接。

8.根据权利要求6所述的电路，其特征在于，所述第一晶体管和所述第二晶体管包括但不限于为三极管、绝缘栅双极型晶体管以及场效应晶体管中的一种或多种。

9.根据权利要求7所述的电路，其特征在于，所述第三晶体管包括但不限于为三极管、绝缘栅双极型晶体管以及场效应晶体管中的一种或多种。

10.一种开关电源，其特征在于，所述开关电源包括如权利要求1-9任一项所述的控制放电电路。

11.一种控制放电设备，其特征在于，所述控制放电设备包括权利要求1-9任一项所述的控制放电电路或权利要求10所述的开关电源。

Images