CN211791322U - 用于压电驱动装置的电源装置 - Google Patents

Abstract

本实用新型提供了一种用于压电驱动装置的电源装置。该电源装置包括：信号生成电路，其被配置为在FPGA中基于参考时钟信号生成DDS信号，该DDS信号是低电流值的模拟电流信号；以及功率放大电路，包括作为第一级放大器的反向电压跟随器和作为第二级放大器的反向放大器，该功率放大电路被配置为对该DDS信号进行多级放大，以产生可用于该压电驱动装置的高电压的电源信号。利用本文所述的用于压电驱动装置的电源装置，能够满足多种模式驱动要求，满足压电驱动装置的高响应输出，高电压下输出频率较高，容性负载影响较小。

Description

用于压电驱动装置的电源装置

技术领域

本实用新型涉及电子电路领域，更具体地，涉及一种用于压电驱动装置的电源装置。

背景技术

随着科技的进步和发展，人们对于精密定位的需求也越来越高。当前，行业内通常采用一种由新型智能材料压电元件制成的高精度微型运动压电驱动装置作为高精密运动控制平台中的核心零部件。为了实现这种压电驱动装置的运动和高精度定位功能，需要一种适用于为这种压电驱动装置产生驱动电源信号的灵活可变的电源装置。

此外，压电驱动装置本身具有压电元件的容性特性，由压电电极片和压电陶瓷片互相堆叠形成。由于堆叠层数较多导致容性负载值较大。容性负载是一种带电容参数的负载，具有电压滞后的特性，对于驱动电源信号的波形衰减很严重。因此，对这种压电驱动装置使用常规传统的电源装置将导致驱动信号不完整，出现相移精度和定位精度不准的问题，同时还会出现整个运动过程中推力大小不均等的问题。对于高响应速度的压电驱动装置来说，高频驱动电源会提高运动速度。

此外，传统的电源装置大多数电源幅值在100V以下，驱动频率在10～100Hz之间，并且电流较大，而压电驱动装置的电源幅值一般在±250V左右，驱动频率常常高达1.5KHz以实现高响应速度，并且电流较小。同时，容性负载较大的压电驱动装置会大大衰减高频信号，因此常规的电源装置无法满足这种压电驱动装置的设计要求。

实用新型内容

如上所述，现有的电源装置无法很好地适用于当前的高精度微型运动压电驱动装置。例如，现有的电源装置无法解决压电驱动装置的高响应输出问题，无法满足高达1.5KHz的高频率、±250V的高压下的驱动电源要求，并且无法满足压电驱动装置的定位精度要求。针对上述问题中的至少一个，本实用新型提供了能够适用于这种压电驱动装置的电源装置。

根据本实用新型的一个方面，提供了一种用于压电驱动装置的电源装置。该电源装置包括：信号生成电路，其被配置为在FPGA中基于参考时钟信号生成DDS信号，该DDS信号是低电流值的模拟电流信号；以及功率放大电路，包括作为第一级放大器的反向电压跟随器和作为第二级放大器的反向放大器，该功率放大电路被配置为对该DDS信号进行多级放大，以产生可用于该压电驱动装置的高电压的电源信号。

在一些实现中，该信号生成电路包括N位相位累加器、N位相位寄存器、波形存储器和D/A转换器，N是正整数。其中，该N位相位累加器在该参考时钟信号的驱动下，将该参考时钟信号和该N位相位寄存器的输出值进行累加，并将累加后的结果输入给该N位相位寄存器，以该N位相位累加器的累加后的结果作为地址，查找该波形存储器中的相位-幅值对应关系表，以找到与该累加后的结果对应的幅值，以及该D/A转换器在该参考时钟信号的驱动下，将该幅值对应的数字信号进行数字到模拟转换，以产生该DDS信号。

在一些实现中，N＝20，该参考时钟信号的频率为50MHz，并且该DDS信号的电流值是±1.2mA。

在一些实现中，该D/A转换器采用FPGA驱动PCM 1702芯片，该PCM 1702芯片是20位高分辨率的信号输出芯片。

在一些实现中，该信号生成电路还包括电压转化器，该电压转化器将该DDS信号转换为对应的DDS电压信号。

在一些实现中，该第一级放大器包括放大芯片OPA 137，其被配置为对该DDS信号进行滤波和降噪，以将该DDS信号放大为±10V电压信号。

在一些实现中，该第二级放大器包括放大芯片LM356，其被配置为对该±10V电压信号进行反向放大，以将该±10V电压信号放大到±250V电压信号。

在一些实现中，该功率放大电路还包括功率放大器，用于对该±250V电压信号进行功率放大，以产生可用于该压电驱动装置的该电源信号。

在一些实现中，该电源装置还包括高压保护电路，该高压保护电路包括：高响应反馈二极管，其用于在该电源信号通过时产生的反馈破坏电流过高时，对该电源装置进行第一级保护；以及高灵敏度三极管，其用于对该电源信号通过该高响应反馈二极管之后产生的高响应输出进行第二级保护，以防止完全消去第二次反冲电流的破坏。

在一些实现中，该电源装置还包括硬件补偿电路，该硬件补偿电路对该压电驱动装置的容性负载进行阻抗匹配，以抵消或减少该压电驱动装置的容性负载的影响。

利用本实用新型的用于压电驱动装置的电源装置，能够满足压电驱动装置的多种模式的驱动要求，满足压电驱动装置的高响应输出，并且高电压下输出频率较高，容性负载影响较小。

附图说明

图1示出了根据本实用新型的实施例的用于压电驱动装置的电源装置的结构框图；

图2示出了根据本实用新型的实施例的电源装置的信号生成电路的示意图；以及

图3示出了根据本实用新型的实施例的电源装置的功率放大电路的示意图。

具体实施方式

以下将结合附图对本实用新型的各实施例进行详细说明，以便更清楚理解本实用新型的目的、特点和优点。应理解的是，附图所示的实施例并不是对本实用新型范围的限制，而只是为了说明本实用新型技术方案的实质精神。

在下文的描述中，出于说明各种实用新型的实施例的目的阐述了某些具体细节以提供对各种实用新型实施例的透彻理解。但是，相关领域技术人员将认识到可在无这些具体细节中的一个或多个细节的情况来实践实施例。在其它情形下，与本申请相关联的熟知的装置、结构和技术可能并未详细地示出或描述从而避免不必要地混淆实施例的描述。

除非语境有其它需要，在整个说明书和权利要求中，词语“包括”和其变型，诸如“包含”和“具有”应被理解为开放的、包含的含义，即应解释为“包括，但不限于”。

在整个说明书中对“一个实施例”或“一些实施例”的提及表示结合实施例所描述的特定特点、结构或特征包括于至少一个实施例中。因此，在整个说明书的各个位置“在一个实施例中”或“在一些实施例”中的出现不一定全都指相同实施例。另外，特定特点、结构或特征可在一个或多个实施例中以任何方式组合。

图1示出了根据本实用新型的实施例的用于压电驱动装置2的电源装置1的结构框图。如图1中所示，在一些实施例中，电源装置1包括信号生成电路10和与其相连的功率放大电路20。信号生成电路10被配置为在FPGA(Field Programmable Gate Array，现场可编程门阵列)中基于参考时钟信号生成DDS(Direct Digital Synthesis，直接数字合成)信号，该DDS信号是低电流值的模拟电流信号。功率放大电路20至少包括作为第一级放大器的反向电压跟随器和作为第二级放大器的反向放大器，其被配置为对该DDS信号进行多级放大，以产生可用于压电驱动装置2的高电压的电源信号。

图2示出了根据本实用新型的实施例的电源装置1的信号生成电路10的示意图。如图2中所示，信号生成电路10可以包括N位相位累加器12、N位相位寄存器13、波形存储器14和D/A(模拟到数字)转换器15，其中N是正整数。信号生成电路10可以基于例如来自参考时钟源11的参考时钟信号产生DDS信号。

具体地，N位相位累加器12在该参考时钟信号的驱动下，将该参考时钟信号和N位相位寄存器13的输出值进行累加，并将累加后的结果输入给N位相位寄存器13。更具体地，当每来一个参考时钟信号时，N位相位累加器12就把该参考时钟信号与N位相位寄存器13输出的值进行累加，将相加后的结果再输入到N位相位寄存器13中。通过不停累加N位相位累加器12就将在上一个参考时钟信号作用时产生的数据通过反馈的方式输送到N位相位累加器12中，从而不停的对参考时钟进行累加。

波形存储器14中预先存储有相位-幅值对应关系表。在波形存储器14中，以N位相位累加器12累加后的结果(其指示一个相位值)作为地址，查找其中的相位-幅值对应关系表，从而找到与该地址(相位值)对应的幅值。该幅值指示要产生的DDS信号的幅度。

D/A转换器15在参考时钟信号的驱动下，将查找到的幅值对应的数字信号进行数字到模拟转换，以产生模拟的DDS信号。这里，可以利用波形发生器来实现D/A转换器15(以及下文所述的电压转化器16)，以根据所需的幅度产生模拟的DDS信号。

在一些实施例中，N＝20，参考时钟信号的频率f_c＝50MHz，从而信号生成电路10的输出频率可以高达上MHz，并且D/A转换器15所产生的DDS信号的电流值是±1.2mA。

更具体地，在一些实施例中，D/A转换器15采用FPGA驱动PCM 1702芯片，该PCM1702芯片是20位高分辨率的信号输出芯片。

在一些实施例中，信号生成电路10还可以包括电压转化器16，其将D/A转换器15产生的DDS信号转换为对应的DDS电压信号，以供功率放大电路20进行处理。虽然在本文中将电压转化器16描述为信号生成电路10的一部分，然而本领域技术人员也可以理解，电压转化器16也可以是功率放大电路20的一部分，并且在本文中DDS信号和DDS电压信号不做严格区分，统称为DDS信号。

信号生成电路10可以采用FPGA作为核心处理器，并且通过ROM IP核控制相位累加器12和相位寄存器13。ROM IP核中量化的数据点越多，离散信号的线性度越好，信号输出的质量越高，但是数据点的多少又受控于ROM的数据线位数。因此，在本实用新型中，采用N＝20，参考时钟频率f_c＝50MHz，即可产生压电驱动装置2所需要的任意驱动电源信号。

图3示出了根据本实用新型的实施例的电源装置1的功率放大电路20的示意图。如图3中所示，功率放大电路20至少包括第一级放大器22和第二级放大器24。

如前所述，第一级放大器22是一个反向电压跟随器，用于对信号生成电路10产生的DDS信号进行滤波和降噪。在一个实施例中，第一级放大器22例如可以包括放大芯片OPA137，其被配置为对该DDS信号进行滤波和降噪，以将该DDS信号放大为±10V电压信号。

第二级放大器24是一个反向放大器，用于对第一级放大器22的输出进行第二次反向放大。在一个实施例中，第二级放大器24包括放大芯片LM356，其被配置为对第一级放大器22输出的±10V电压信号进行反向放大，以将该±10V电压信号放大为±250V电压信号。

在一些实施例中，功率放大电路20还可以包括功率放大器26，如图3中所示，其用于对第二级放大器24输出的±250V电压信号进行功率放大，以产生可用于压电驱动装置2的电源信号。这里，功率放大器16可以是利用三极管和POWER MOSFET实现的高电压小电流的功放模块，不仅能够适合较大频率的信号，还能够适合电压大电流小的信号。

在本实用新型的一些实际实现中，可以通过兼容的ARM(一种嵌入式系统)来实现本文所述的信号生成电路10和功率放大电路20。具体地，可以采用不同于三相电机换相原理的切换算法，并且为了保证压电驱动装置2的高精度定位，必须采用微调驱动电源设计。具体信号驱动是依据压电驱动装置2的运动机理实现的。将功率放大电路20输出的切向电压信号和厚度电压信号成交替输入的方式，当切向电压信号逐步上升和下降的时候，厚度方向的电压保持不变，使得电机的叠堆足与动子之间始终紧贴。此时预紧力较大，能够保证电机的动子稳定运行。当切向摆动回到零位时，厚度方向电压逐步下降，厚度叠堆工作收缩进而抬高使切向叠堆足回零，这样还解决了四足电机出现回退的问题，从而完成了整个信号的切换过程。在一种具体实现中，可以采用多模式驱动方式，为压电驱动装置2设计大行程运动模式和高精度定位切换微调模式这两种模式策略，从而不但可以解决压电驱动装置2快速运行的问题，还可以提高压电驱动装置2的定位精度。

进一步地，为了对高电压下的电路进行保护，在本实用新型的一些实施例中，电源装置1还包括高压保护电路30，如图1中所示。该高压保护电路30可以包括串联的高响应反馈二极管和高灵敏度三极管来构成两级保护。

高响应反馈二极管用于在功率放大电路20输出的电源信号通过时产生的反馈破坏电流过高时，对电源装置1进行第一级保护，高灵敏度三极管用于对该电源信号通过该高响应反馈二极管之后产生的高响应输出进行第二级保护，以防止完全消去第二次反冲电流的破坏。

利用本文公开的高压保护电路，对于幅值较大的输入电压，能够通过功耗较低的两级保护电路对整个电路起到实时快速安全断电的作用，以避免POWER MOSFET被反向击穿，这大大优于现有技术中的一级驱动电源保护设计，如用于新能源电动车的电源保护设计。

此外，进一步地，为了对信号失真进行补偿，在本实用新型的一些实施例中，电源装置1还包括硬件补偿电路40，如图1中所示。该硬件补偿电路40对压电驱动装置2的容性负载进行阻抗匹配，以抵消或减少压电驱动装置2的容性负载的影响。

由于压电驱动装置2在运动过程中实时释放电荷，导致驱动电源信号的波形输出失真，对压电驱动装置2的运动特性(定位精度和力不均匀)影响很大。因此本文中采用等效匹配电路设计的方法，如采用AC并联(例如通过戴维宁RC-电阻和电容，进行电路匹配的方法来等效AC并联的模式提高电源输出质量)的方法进行阻抗匹配，能够有效地减少信号失真，增大频宽，进一步提高压电驱动装置2的运动灵敏度，解决了位移输出的问题。

综上所述，利用本文所述的用于压电驱动装置的电源装置，能够满足压电驱动装置的多种模式驱动要求，满足压电驱动装置的高响应输出，高电压下输出频率较高，容性负载影响较小。

本实用新型所述的电源装置可以实现为电子设备、芯片电路等。芯片电路可以包括用于执行本实用新型的各个方面的电路单元。

以上已经描述了本实用新型的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (10)

1.一种用于压电驱动装置的电源装置，其特征在于，所述电源装置包括：

信号生成电路，其被配置为在FPGA中基于参考时钟信号生成DDS信号，该DDS信号是低电流值的模拟电流信号；以及

功率放大电路，包括作为第一级放大器的反向电压跟随器和作为第二级放大器的反向放大器，所述功率放大电路被配置为对所述DDS信号进行多级放大，以产生可用于所述压电驱动装置的高电压的电源信号。

2.如权利要求1所述的电源装置，其特征在于，所述信号生成电路包括N位相位累加器、N位相位寄存器、波形存储器和D/A转换器，N是正整数，其中，

所述N位相位累加器在所述参考时钟信号的驱动下，将所述参考时钟信号和所述N位相位寄存器的输出值进行累加，并将累加后的结果输入给所述N位相位寄存器，

以所述N位相位累加器的累加后的结果作为地址，查找所述波形存储器中的相位-幅值对应关系表，以找到与所述累加后的结果对应的幅值，以及

所述D/A转换器在所述参考时钟信号的驱动下，将所述幅值对应的数字信号进行数字到模拟转换，以产生所述DDS信号。

3.如权利要求2所述的电源装置，其特征在于，N＝20，所述参考时钟信号的频率为50MHz，并且所述DDS信号的电流值是±1.2mA。

4.如权利要求3所述的电源装置，其特征在于，所述D/A转换器采用FPGA驱动PCM 1702芯片，该PCM 1702芯片是20位高分辨率的信号输出芯片。

5.如权利要求2所述的电源装置，其特征在于，所述信号生成电路还包括电压转化器，所述电压转化器将所述DDS信号转换为对应的DDS电压信号。

6.如权利要求1所述的电源装置，其特征在于，所述第一级放大器包括放大芯片OPA137，其被配置为对所述DDS信号进行滤波和降噪，以将所述DDS信号放大为±10V电压信号。

7.如权利要求6所述的电源装置，其特征在于，所述第二级放大器包括放大芯片LM356，其被配置为对所述±10V电压信号进行反向放大，以将所述±10V电压信号放大到±250V电压信号。

8.如权利要求7所述的电源装置，其特征在于，所述功率放大电路还包括功率放大器，用于对所述±250V电压信号进行功率放大，以产生可用于所述压电驱动装置的所述电源信号。

9.如权利要求1所述的电源装置，其特征在于，所述电源装置还包括高压保护电路，所述高压保护电路包括：

高响应反馈二极管，其用于在所述电源信号通过时产生的反馈破坏电流过高时，对所述电源装置进行第一级保护；以及

高灵敏度三极管，其用于对所述电源信号通过所述高响应反馈二极管之后产生的高响应输出进行第二级保护，以防止完全消去第二次反冲电流的破坏。

10.如权利要求1所述的电源装置，其特征在于，所述电源装置还包括硬件补偿电路，所述硬件补偿电路对所述压电驱动装置的容性负载进行阻抗匹配，以抵消或减少所述压电驱动装置的容性负载的影响。

Images