CN211478366U - 一种基于adcp的接收自检电路 - Google Patents

Abstract

本实用新型提供了一种基于ADCP的接收自检电路。包括:FPGA信号产生单元、信号隔离单元、信号衰减单元、待测接收机和处理器；所述FPGA信号产生单元与所述信号隔离单元相连；所述信号隔离单元与所述信号衰减单元相连；所述信号衰减单元与所述待测接收机的每路接收通道相连；所述待测接收机的每路接收通道还与处理器相连。本实用新型基于ADCP的接收自检电路不仅可以判断出接收机的每路通道是否正常，还可进一步判断不正常通道是哪个部分出现问题，为之后产品的维修及维护提供参考，并更方便定位问题所在，从而为用户和维修人员节省时间。

Description

一种基于ADCP的接收自检电路

技术领域

本实用新型涉及海洋探测技术领域，尤其涉及一种基于ADCP的接收自检电路。

背景技术

ADCP即声学多普勒流速剖面仪是基于声学多普勒原理研制的一种测量水体流速的设备。主要是通过换能器对待测水域发射声波,声波在待测水域中产生反射，我们通过测量反射回来的声波信号来计算水体流速。在换能器采集回来的声波信号后，会把采集回来的信号经过接收处理电路，最终把声波信号转换成可以测量的电信号从而计算待测水体流速，所以接收电路在整个硬件系统中显得尤为重要。另一方面我们的ADCP设备一般有好几个换能器，目前主流设备的ADCP有四五个换能器，这样就要有四五个与之匹配接收电路。

由以上叙述可知，接收电路是非常重要性及接收电路一般有四五个通道组成，这样接收自检电路的设计就尤为重要，一方面我们在使用ADCP产品前，可以先对我们的接收电路系统进行自检，这样我们就可以提前知道此台设备能否正常工作，避免不必要的测量工作。另一方面如果设备工作不正常我们又能很快定位到问题的所在，给维修设备带来便捷。同时目前ADCP主流产品的接收通道一般有三个单元组成：放大单元，滤波单元及AD采样单元，而每个单元又有很多器件构成。这样即便定位到接收电路的问题，也很难定位到是哪个模块出了问题。而目前市场上的ADCP产品，有些没有接收自检电路，有些有了，也只能做些简单的识别是否是接收电路出了问题。不能更进一步定位接收系统问题的所在。这样难免会给后期产品的维修维护带来不必要的麻烦。。

有鉴于此，亟待研发出一种能够解决上述问题的基于ADCP的接收自检电路。

实用新型内容

本实用新型的目的旨在解决上述问题，从而提供一种基于ADCP的接收自检电路。

为实现上述目的，本实用新型还提供了一种基于ADCP的接收自检电路。该电路包括:FPGA信号产生单元、信号隔离单元、信号衰减单元、待测接收机和处理器；

所述FPGA信号产生单元与所述信号隔离单元相连，用以产生待测自检信号，所述待测自检信号频率与换能器接收的真实信号频率相同；

所述信号隔离单元与所述信号衰减单元相连，用以实现FPGA信号产生单元与信号衰减单元和待测接收机的信号隔离；

所述信号衰减单元与所述待测接收机的每路接收通道相连，用以衰减待测自检信号，使待测自检信号在幅值上和换能器接收的真实信号相同；

所述待测接收机包括多路接收通道，多路接收通道分别与所述处理器相连，分别用以接收经过信号衰减单元衰减后的待测自检信号，并发送至处理器；

所述处理器，用以根据自检信号判断各路接收通道是否正常及定位非正常通道的具体问题模块。

进一步地，所述FPGA信号产生单元采用XC6SLX45芯片。

进一步地，所述信号隔离单元采用6N137光耦芯片。

进一步地，所述信号衰减单元采用电阻分压衰减电路。

进一步地，所述每路接收通道包括依次连接的放大器、无源滤波器、可变增益放大器、有源滤波器、单端转差分放大器和AD采样单元。

进一步地，所述处理器采用TMS320C6748芯片。

本实用新型提出的基于ADCP的接收自检电路，通过FPGA产生待测自检信号，该待测自检信号与换能器接收到的信号相当，让该待测自检信号通过接收机的每路接收通道的各个单元，最终的信号再传输至处理器，处理器将接收信号与FPGA产生待测自检信号进行比对，若频率和幅值均一致，则接收通道正常，若频率和/或幅值不一致，则接收通道不正常。如若不正常的通道采样的信号幅值和FPGA发送的待测自检信号幅值不一样，则判断接收通道中的放大器不正常；如若不正常的通道采样的信号频率和FPGA 发送的待测自检信号频率不一样，则判断为接收通道的AD采样部分不正常；如若不正常的通道采样的结果为零即采不到波形，则判断接收通道的某一部分可能断开了或元件损坏了。因此，本实用新型基于ADCP的接收自检电路不仅可以判断出接收机的每路通道是否正常，还可进一步判断不正常通道是哪个部分出现问题，这样就为以后产品的维修及维护提供参考，并更方便定位问题所在，从而为用户和维修人员节省了宝贵时间。另外，还具有实现简单，便于操作，硬件开销小的问题。

附图说明

图1为本实用新型实施例提供的一种基于ADCP的接收自检电路的原理框图；

图2为本实用新型实施例提供的待测接收机的接收通道的结构原理框图；

图3为本实用新型实施例提供的信号隔离单元与信号衰减单元连接的电路图；

图4为本实用新型实施例提供的待测接收机接收通道的放大器电路图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。需要说明的是，附图仅为示例性说明，并未按照严格比例绘制，而且其中可能有为描述便利而进行的局部放大、缩小，对于公知部分结构亦可能有一定缺省。

图1为本实用新型实施例提供的一种基于ADCP的接收自检电路的原理框图。

接收机自检电路一般是在进行对待测水体测量前进行的检测，这样就需要产生个能和换能器接收到的信号相当的信号，让其通过接收电路，从而实现检测功能。

如图1所示，为实现上述目的，本实用新型实施例提供的一种基于ADCP的接收自检电路包括:FPGA信号产生单元1、信号隔离单元2、信号衰减单元3、待测接收机4和处理器5。FPGA信号产生单元1与信号隔离单元2连接，信号隔离单元2与信号衰减单元3连接，信号衰减单元3与待测接收机4的每路接收通道相连，待测接收机4的每路接收通道还与处理器5连接。

FPGA信号产生单元1主要负责产生待测自检信号，待测自检信号频率与换能器接收的真实信号频率相同。

信号隔离单元2主要负责实现FPGA信号产生单元1与信号衰减单元3和待测接收机4的信号隔离，实现模拟电路和数字电路互不干扰。数字信号隔离单元2可采用光耦隔离芯片。

信号衰减单元3与待测接收机4的每路接收通道1-N分别相连，用以衰减经信号隔离单元2过来的待测自检信号，使待测自检信号在幅值上和换能器接收的真实信号相同。本实施例中的信号衰减单元3可采用电阻分压衰减电路。

待测接收机4包括多路接收通道1-N，多路接收通道1-N分别与处理器5相连，分别用以接收经过信号衰减单元衰减后的待测自检信号，并发送至处理器5。

待测自检信号经过信号衰减单元3变成与换能器实际接收信号相当的仿换能器信号，仿换能器信号需通过待测接收机，不同的ADCP产品的待测接收机接收通道数目是不一样的，目前主流ADCP设备多为四或五路接收通道即上图中的N为四或五，那么此仿换能器信号就需分别进入如图1所示的待测四或五路接收通道，再分别进入图2所示待测接收机检测相应接收通道的好坏。需要注意的是：图1中的一到N路待测接收机通道的电路架构是一样的，都为图2所示的待测接收机架构图。

如图2所示，每路接收通道包括放大器、有源滤波器、可变增益放大器、无源滤波器、单端转差分放大器和AD采样单元。信号衰减单元3同时进入到每路接收通道的放大器，经无源滤波器、可变增益放大器、有源滤波器和单端转差分放大器后到AD采样单元，AD采样单元采集待测自检信号并传输至处理器5。

处理器5，主要负责根据自检信号判断各接收通道是否正常及定位非正常通道的具体问题模块。具体为：处理器将接收信号与FPGA产生待测自检信号进行比对，若频率和幅值均一致，则接收通道正常，可进行下水测试。若频率和/或幅值不一致，则接收通道不正常，那么不能下水测试，需进一步确定问题可能出现在此通道的哪些部分，这样可为后期维修维护提供更大的方便，从而节省人力物力的开销。一般情况下问题通道分为以下几种情况排查，如若不正常的通道采样的信号幅值和FPGA发送的待测自检信号幅值不一样，则判断接收通道中的放大器不正常；如若不正常的通道采样的信号频率和FPGA发送的待测自检信号频率不一样，则判断为接收通道的AD采样部分不正常；如若不正常的通道采样的结果为零即采不到波形，则判断接收通道的某一部分可能断开了或元件损坏了，此种情况较为复杂需要维修人员进一步检修确定问题所在。

具体实施时，由图1的原理可知，需要选用一款光耦芯片，及设计一个合适的衰减电路。目前主流设备的ADCP接收信号一般多在兆级左右的信号，而此信号是由FPGA产生再由光耦传输给待测接收机的，故在选用光耦时最好选用高速光耦，如图3所示，本实施例中选用芯片6N137。另外衰减电路选用电阻分压来实现，如图3中的R1和R2即是实现衰减的电路，在这里R1为1K电阻，R2为10欧姆电阻，使得FPGA的发射待测信号衰减-40DB，以模拟换能器接收信号的幅值。U1即为光耦6N137，TEST_REVER为FPGA 发送的待测信号，SINGLE_SIG_TEST为仿换能器信号，此信号接入图2所示的接收电路的放大器，即图4中的放大器，再依次经过图2中的其它各放大滤波单元，最终由AD 采样单元得到自检信号波形，由处理器将自检信号波形与FPGA发送的待测自检信号波形进行幅值和/或频率对比，从而根据以上所述方法判断接收通道是否正常，实现接收机自检方案。处理器可采用TMS320C6748芯片，FPGA信号产生单元采用XC6SLX45芯片。

以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (6)

1.一种基于ADCP的接收自检电路，其特征在于，包括:FPGA信号产生单元、信号隔离单元、信号衰减单元、待测接收机和处理器；

所述FPGA信号产生单元与所述信号隔离单元相连，用以产生待测自检信号，所述待测自检信号频率与换能器接收的真实信号频率相同；

所述信号隔离单元与所述信号衰减单元相连，用以实现FPGA信号产生单元与信号衰减单元和待测接收机的信号隔离；

所述信号衰减单元与所述待测接收机的每路接收通道相连，用以衰减待测自检信号，使待测自检信号在幅值上和换能器接收的真实信号相同；

所述待测接收机包括多路接收通道，多路接收通道分别与所述处理器相连，分别用以接收经过信号衰减单元衰减后的待测自检信号，并发送至处理器；

所述处理器，用以根据自检信号判断各路接收通道是否正常及定位非正常通道的具体问题模块。

2.根据权利要求1所述的一种基于ADCP的接收自检电路，其特征在于，所述FPGA信号产生单元采用XC6SLX45芯片。

3.根据权利要求1所述的一种基于ADCP的接收自检电路，其特征在于，所述信号隔离单元采用6N137光耦芯片。

4.根据权利要求1所述的一种基于ADCP的接收自检电路，其特征在于，所述信号衰减单元采用电阻分压衰减电路。

5.根据权利要求1所述的一种基于ADCP的接收自检电路，其特征在于，所述每路接收通道包括依次连接的放大器、无源滤波器、可变增益放大器、有源滤波器、单端转差分放大器和AD采样单元。

6.根据权利要求1所述的一种基于ADCP的接收自检电路，其特征在于，所述处理器采用TMS320C6748芯片。

Images