CN211427185U - 供电控制电路以及显示装置 - Google Patents
供电控制电路以及显示装置 Download PDFInfo
- Publication number
- CN211427185U CN211427185U CN202020232265.5U CN202020232265U CN211427185U CN 211427185 U CN211427185 U CN 211427185U CN 202020232265 U CN202020232265 U CN 202020232265U CN 211427185 U CN211427185 U CN 211427185U
- Authority
- CN
- China
- Prior art keywords
- output
- circuit
- voltage
- gate
- input end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 claims abstract description 14
- 238000012937 correction Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000002411 adverse Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本实用新型公开了供电控制电路和显示装置,该供电控制电路包括:控制单元,根据输入电压所处电压范围而输出控制信号;处理单元,和控制单元连接以接收控制信号,并根据控制信号生成多个开关信号,各个开关信号控制一个输出电路的开关状态,且多个开关信号中同时只有一个是控制开启的信号;输出单元,包括多个输出电路,且多个输出电路包括和输入端连接的第一输出电路以及接收矫正电压的第二输出电路;其中,输入电压处于待矫正范围的情况下第二输出电路开启并向驱动芯片输出矫正电压,输入电压处于正常工作范围的情况下第一输出电路开启并向驱动芯片输出输入电压。本实用新型能够保证驱动芯片在整个规格范围的输入电压下都稳定工作。
Description
技术领域
本实用新型涉及显示技术领域,更具体地,涉及供电控制电路以及显示装置。
背景技术
显示装置是生活和工作中常见的一种设备,例如液晶电视和笔记本电脑。显示装置的运行离不开驱动芯片(Power IC),驱动芯片用于在接收输入电压后驱动显示装置的各功能模块执行相应功能,从而使得显示装置正常运行。
以笔记本电脑这一显示装置为例,其具体结构包括显示面板以及与显示面板连接的系统主板,其中,显示面板的PCB板(Printed Circuit Board,印制电路板)上设置有驱动芯片以及多个功能模块,系统主板与驱动芯片连接以对驱动芯片供电,驱动芯片被供电后驱动多个功能模块进行工作。然而,在对PCB板上的驱动芯片进行测试中发现:当系统主板向驱动芯片提供规格范围内的输入电压时,驱动芯片会在规格范围下限(2.0V~2.2V)出现工作性能不稳定的现象,从而使得各功能模块受到噪音干扰。
针对上述问题,若是直接更换驱动芯片,则需要重新对产品进行评估和验证,耗时长短和风险大小都无法把控,因而,有必要提供改进的技术方案以克服现有技术存在的以上技术问题。
实用新型内容
为了解决上述现有技术存在的问题,本实用新型提供一种供电控制电路以及显示装置,能够保证驱动芯片在整个规格范围的输入电压下都稳定工作,避免了显示质量因驱动芯片而下降的不良现象。
根据本实用新型的第一方面,提供了一种供电控制电路,包括:
控制单元,与初始输入端连接以采集输入电压,并根据所述输入电压所处电压范围而输出控制信号;
处理单元,和所述控制单元连接以接收所述控制信号,并根据所述控制信号生成多个开关信号,各个所述开关信号控制一个输出电路的开关状态,且多个所述开关信号中同时只有一个是控制开启的信号;
输出单元,包括多个所述输出电路,且多个所述输出电路包括和所述初始输入端连接的第一输出电路以及接收矫正电压的第二输出电路;
其中,所述输入电压处于待矫正范围的情况下所述第二输出电路开启并向驱动芯片输出所述矫正电压,所述输入电压处于正常工作范围的情况下所述第一输出电路开启并向所述驱动芯片输出所述输入电压。
可选地,多个所述输出电路还包括接收等效电压的第三输出电路,且所述等效电压是电压值为0V的电压;
以及,所述输入电压不大于所述驱动芯片启动阈值电压的情况下,所述第三输出电路开启以切断所述驱动芯片的供电电压;
其中,所述待矫正范围和所述正常工作范围内的任一电压值皆大于所述启动阈值电压。
可选地,所述输出单元包括求和电路,所述求和电路包括:
第一输入端,和所述第一输出电路的输出端连接,以接收所述第一输出电路所输出的电压;
第二输入端,和所述第二输出电路的输出端连接,以接收所述第二输出电路所输出的电压;
第三输入端,和所述第三输出电路的输出端连接,以接收所述第三输出电路所输出的电压;
求和输出端,和所述驱动芯片连接,以将所述第一输入端、第二输入端和所述第三输入端所接收电压的总和输出到所述驱动芯片。
可选地,所述控制单元包括:第一输出端和第二输出端;
所述第一输出端和所述第二输出端同时各输出一个高电平或低电平的子控制信号;
其中,两个所述子控制信号皆属于所述控制信号,且所述控制信号通过两个所述子控制信号的不同电平组合得到三种状态;
以及,所述控制信号的三种状态分别对应所述输入电压的以下三种范围:不大于所述启动阈值电压、处于待矫正范围内、处于正常工作范围内。
可选地,所述处理单元包括逻辑门电路,其中,
所述逻辑门电路和所述第一输出端以及所述第二输出端连接,以接收两个所述子控制信号;
所述逻辑门电路通过对两个所述子控制信号进行逻辑运算得到三个所述开关信号,三个所述开关信号组成一个信号组且通过电平差异组成不同的三个所述信号组;
以及,各个所述信号组对应所述控制信号的一种状态。
可选地,所述逻辑门电路包括:
第一非门,输入端和所述第一输出端连接;
第一与门,一个输入端和所述第一非门的输出端连接且另一个输入端和所述第二输入端连接;
第二非门,输入端和所述第二输出端连接;
第二与门,一个输入端和所述第一输出端连接且另一个输入端和所述第二非门的输出端连接;
或非门,一个输入端和所述第一与门的输出端连接且另一个输入端和所述第二与门的输出端连接;
其中,所述第一与门的输出端输出所述第三输出电路的开关信号,所述或非门的输出端输出所述第一输出电路的开关信号,所述第二与门的输出端输出所述第二输出电路的开关信号。
可选地,三个所述开关信号组成同时只有一个高电平的三个信号组;
所述第一输出电路包括第一N型晶体管,所述第一N型晶体管的控制端和所述或非门的输出端连接;
所述第二输出电路包括第二N型晶体管,所述第二N型晶体管的控制端和所述第二与门的输出端连接;
所述第三输出电路包括第三N型晶体管,所述第三N型晶体管的控制端和所述第一与门的输出端连接。
可选地,所述第一N型晶体管的输入端连接所述初始输入端,且输出端连接所述第一输入端并通过第一电阻接地;
所述第二N型晶体管的输入端接收所述矫正电压,且输出端连接所述第二输入端并通过第二电阻接地;
所述第三N型晶体管的输入端接地,且输出端连接所述第三输入端。
可选地,所述输出单元还包括放电电路,所述放电电路包括:
第三电阻、第四电阻和第五电阻;
放电开关管,输入端通过所述第五电阻与目标节点连接,输出端接地,其中,所述目标节点为所述求和输出端和所述驱动芯片之间相连接的节点;
以及,所述放电开关管的控制端还通过所述第四电阻接收总开关信号,且在所述总开关信号为关闭所述驱动芯片所驱动显示装置的情况下控制所述放电开关管的输入端和输出端导通;
所述放电开关管的控制端还通过第三电阻和输出端连接。
根据本实用新型的第二方面,提供了一种显示装置,包括:
显示面板,所述显示面板上设置有驱动芯片和多个功能模块,所述驱动芯片被供电后驱动多个所述功能模块进行工作;以及,
系统主板,所述系统主板上设置有第一方面所述的供电控制电路,以通过所述供电控制电路对所述驱动芯片进行供电。
本实用新型的有益效果:
本实用新型中,供电控制电路包括:控制单元、处理单元和输出单元,其中,输入电压处于待矫正范围的情况下,控制单元控制处理单元使得第二输出电路开启并向驱动芯片输出矫正电压;而输入电压处于正常工作范围的情况下,控制单元控制处理单元使得第一输出电路开启并向驱动芯片输出输入电压,从而使得驱动芯片在输入电压处于规格范围下限这一待矫正范围时会得到矫正电压进行供电,这样就有效地使各功能模块避免了因电压波动作带来的噪音干扰,使得显示装置工作更稳定。
附图说明
通过以下参照附图对本实用新型实施例的描述,本实用新型的上述以及其他目的、特征和优点将更为清楚。
图1示出本实用新型第一实施例中供电控制电路的一种结构框图;
图2示出本实用新型第一实施例中供电控制电路的另一种结构框图;
图3示出本实用新型第一实施例中供电控制电路的部分电路图;
图4示出本实用新型第一实施例中放电电路的电路图;
图5示出本实用新型第二实施例中液晶显示装置的结构框图。
具体实施方式
以下将参照附图更详细地描述本实用新型。在各个附图中,相同的元件采用类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。此外,在图中可能未示出某些公知的部分。
在下文中描述了本实用新型的许多特定的细节,例如器件的结构、材料、尺寸、处理工艺和技术,以便更清楚地理解本实用新型。但正如本领域的技术人员能够理解的那样,可以不按照这些特定的细节来实现本实用新型。
下面通过附图具体描述本实用新型的实施例。
图1示出本实用新型第一实施例中一种供电控制电路的结构框图。参照图1,该供电控制电路,包括:
控制单元100,与初始输入端连接以采集输入电压V0,并根据输入电压V0所处电压范围而输出控制信号Con;
处理单元200,和控制单元100连接以接收控制信号Con,并根据控制信号Con生成多个开关信号NFi,各个开关信号NFi控制一个输出电路的开关状态,且多个开关信号NFi中同时只有一个是控制开启的信号;
输出单元300,包括多个输出电路,且多个输出电路包括和初始输入端连接的第一输出电路310以及接收矫正电压Vc的第二输出电路320;
其中,输入电压V0处于待矫正范围的情况下第二输出电路320开启并向驱动芯片输出矫正电压Vc,输入电压V0处于正常工作范围的情况下第一输出电路310开启并向驱动芯片输出输入电压V0。
例如,对于笔记本电脑的驱动芯片来说,其输入电压的待矫正范围为2.0V<V0<2.2V,而输入电压的正常工作范围为V0≥2.2V,因而矫正电压Vc可以设置为和待矫正范围接近的2.2V,则在输入电压V0处于待矫正范围的情况下通过第二输出电路320向驱动芯片输入矫正电压2.2V,在输入电压V0处于正常工作范围的情况下通过第一输出电路310直接向驱动芯片输出输入电压V0。
应当理解的是,对于不同驱动芯片来说,输入电压能会有不同的待矫正范围和正常工作范围,上述只是为了理解以一类笔记本电脑所进行的举例说明。
需要说明的是,上述输入电压可以是外部电源输出的电压,通过上述供电控制电路后输入电压不总等同于驱动芯片得到的供电电压。而上述第一输出电路310和初始输入端连接是接收初始输入端输入的输入电压V0。
并且,上述矫正电压处于正常工作范围内,且矫正电压可以为正常工作范围内的一个较接近待矫正范围的电压值。
本实用新型中,供电控制电路包括:控制单元100、处理单元200和输出单元300,其中,输入电压V0处于待矫正范围的情况下,控制单元100控制处理单元200使得第二输出电路320向驱动芯片输出矫正电压Vc;而输入电压V0处于正常工作范围的情况下,控制单元100控制处理单元200使得第一输出电路310向驱动芯片输出输入电压V0,从而驱动芯片在输入电压V0处于规格范围下限这一待矫正范围时会得到矫正电压Vc进行供电,这样就有效地使各功能模块避免了因电压波动作带来的噪音干扰,继而使得显示装置工作更稳定。
图2示出本实用新型第一实施例中另一种供电控制电路的结构框图。参照图2,上述多个输出电路还包括接收等效电压Ve的第三输出电路330,且等效电压Ve是电压值为0V的电压;以及,输入电压V0不大于驱动芯片启动阈值电压Vref的情况下,第三输出电路330开启以切断驱动芯片的供电电压;其中,待矫正范围和正常工作范围内的任一电压值皆大于启动阈值电压Vref(若以上述笔记本电脑的驱动芯片为例,则Vref=2.0V),从而在驱动芯片启动前的不工作状态时无电压输入,有利于保护驱动芯片。
进一步,上述输出单元300可以包括如图3所示的求和电路304,求和电路304包括:进行求和运算的运算模块以及与该运算模块连接的第一输入端I1、第二输入端I2、第三输入端I3和求和输出端Ou,其中,第一输入端I1和第一输出电路301的输出端连接,以接收第一输出电路310所输出的电压;第二输入端I2和第二输出电路320的输出端连接,以接收第二输出电路320所输出的电压;第三输入端I3和第三输出电路330的输出端连接,以接收第三输出电路330所输出的电压;求和输出端Ou和驱动芯片连接,以将第一输入端I1、第二输入端I2和第三输入端I3所接收电压的总和输出到驱动芯片。应当理解的是,第一输出电路301开启后才输出输入电压V0,相应地第一输入端I1接收到输入电压V0,否则第一输入端I1无电压输入,第二输入端I2和第三输入端I3同理。
在一个可选的实施例中,上述控制单元100可以包括:第一输出端A和第二输出端B,其中,第一输出端A输出一个高电平或低电平的子控制信号Cn1,第二输出端B和第一输出端A同时输出一个高电平或低电平的子控制信号Cn2,两个子控制信号Cn1和Cn2皆属于控制信号Con,且控制信号Con通过两个子控制信号Cn1和Cn2的不同电平组合得到三种状态;以及,控制信号Con的三种状态分别对应输入电压V0的以下三种范围:不大于启动阈值电压、处于待矫正范围内、处于正常工作范围内,从而实现根据输入电压V0进行对应控制的目的。
具体地,控制单元100可以采用微控制单元(Micro controller Unit,简称MCU),其中,微控制单元可以内部设置比较器,以通过比较器确定输入电压V0处于以下三种范围中的哪一个范围:不大于启动阈值电压、处于待矫正范围内、处于正常工作范围内。
若同样以上述笔记本电脑的驱动芯片为例,则输入电压V0与子控制信号Cn1和Cn2的对应关系可以如表一所示,其中,各子控制信号取值为1表示处于高电平,取值为0表示处于低电平。
表一
输入电压V<sub>0</sub> | Cn<sub>1</sub> | Cn<sub>2</sub> |
≥2.2V | 1 | 1 |
2.0V~2.2V | 1 | 0 |
≤2.0V | 0 | 1 |
基于上述控制单元100两输出端的结构,处理单元200可以包括逻辑门电路,其中,逻辑门电路和第一输出端A以及第二输出端B连接,以接收两个子控制信号Cn1和Cn2,并且逻辑门电路通过对两个子控制信号Cn1和Cn2进行逻辑运算得到三个开关信号NF1、NF2和NF3,NF1、NF2和NF3这三个开关信号组成一个信号组且通过电平差异组成不同的三个信号组;以及,各个信号组对应控制信号的一种状态。
具体地,即三个开关信号NF1、NF2和NF3作为信号组,且通过三个开关信号NF1、NF2和NF3的电平状态变化形成三个电平状态不完全一样的信号组。若以上述笔记本电脑的驱动芯片为例,则子控制信号Cn1和Cn2与三个开关信号NF1,NF2和NF3的对应关系可以如表二所示,其中,各开关信号取值为1表示开启对应输出电路,取值为0表示关闭对应输出电路。
表二
处理单元200为了实现表二所示的逻辑运算,所包括的逻辑门电路可以采用如图3所示的结构。参照图3,逻辑门电路包括:
第一非门U1A,输入端和第一输出端A连接;
第一与门U3A,一个输入端和第一非门U1A的输出端连接且另一个输入端和第二输入端B连接;
第二非门U2A,输入端和第二输出端B连接;
第二与门U4A,一个输入端和第一输出端A连接且另一个输入端和第二非门U2A的输出端连接;
或非门U5A,一个输入端和第一与门U3A的输出端连接且另一个输入端和第二与门U4A的输出端连接;
其中,第一与门U1A的输出端Y3输出第三输出电路330的开关信号NF3,或非门U5A的输出端Y1输出第一输出电路310的开关信号NF1,第二与门U3A的输出端Y2输出第二输出电路320的开关信号NF2。
具体地,对于图3所示的逻辑门电路,若第一输出端A输出高电平的子控制信号Cn1则相当于图3所示的开关SA连接K1键,反之若第一输出端A输出低电平的子控制信号Cn1则相当于图3所示的开关SA连接K2键。同样,若第二输出端B输出高电平的子控制信号Cn2则相当于图3所示的开关SB连接K3键,反之若第二输出端B输出低电平的子控制信号Cn2则相当于图3所示的开关SB连接K4键。
在另一个可选的实施例中,三个开关信号NF1、NF2和NF3组成表二所示的同时只有一个高电平的三个信号组;而三个输出电路采用如图3所示的结构,即为:
第一输出电路310包括第一N型晶体管N1,第一N型晶体管N1的控制端和或非门U5A的输出端Y1连接,因而在非门U5A的输出端Y1输出高电平的开关信号NF3时第一N型晶体管N1的输出端和输入端导通,从而第一输出电路310输出输入电压V0;
第二输出电路320包括第二N型晶体管N2,第二N型晶体管N2的控制端和第二与门U4A的输出端Y2连接,因而在第二与门U4A的输出端Y2输出高电平的开关信号NF2时第二N型晶体管N2的输出端和输入端导通,从而第二输出电路320输出矫正电压Vc;
第三输出电路330包括第三N型晶体管N3,第三N型晶体管的控制端和第一与门U3A的输出端Y3连接,因而在第一与门U3A的输出端Y3输出高电平的开关信号NF3时第三N型晶体管N3的输出端和输入端导通,从而第三输出电路320输出等效电压Ve。
具体地,上述第一N型晶体管N1的输入端连接初始输入端以接收输入电压V0,且输出端连接第一输入端I1并通过第一电阻R1接地;第二N型晶体管N2的输入端接收矫正电压Vc,且输出端连接第二输入端I2并通过第二电阻R2接地;第三N型晶体管N3的输入端接地,且输出端连接第三输入端I3。
在具体的实践中,发明人还发现显示装置在关电时,驱动芯片的输入电压V0若从正常工作范围下降至启动阈值电压Vref以上的待矫正范围时,驱动芯片同样会出现工作性能不稳定的现象,从而使得各功能模块受到短时段内的噪音干扰。针对此,在本实用新型另一个可选的实施例中,输出单元300还包括放电电路350。参照图4,放电电路350包括:
第三电阻R3、第四电阻R4和第五电阻R5;
放电开关管N0,输入端通过第五电阻R5与目标节点Q连接,输出端接地,其中,目标节点Q为求和输出端Ou和驱动芯片之间相连接的节点;
以及,放电开关管N0的控制端还通过第四电阻R4接收总开关信号VG,且在总开关信号VG为关闭驱动芯片所驱动显示装置的情况下控制放电开关管N0的输入端和输出端导通;
放电开关管N0的控制端还通过第三电阻R3和输出端连接。
具体地,上述放电开关管N0可以采用N型晶体管,则开关信号VG处于高电平的情况下放电开关管N0导通,而开关信号VG处于低电平的情况下放电开关管N0断开;
本发明实施例中,目标节点Q连接上述放电电路350,因而在显示装置关电时,总开关信号VG控制放电开关管N0导通,从而加速供电控制电路的放电,使得驱动芯片接收的供电电压瞬时从正常工作范围下降到启动阈值电压Vref以下,从而避免了驱动芯片工作性能不稳定而对显示装置所造成的不良影响。
相应于第一实施例所提供的供电控制电路,本实用新型第二实施例还提供了一种显示装置。参照图5,该显示装置包括:显示面板1,显示面板1上设置有驱动芯片和多个功能模块m1、…、功能模块mn,驱动芯片被供电后驱动多个功能模块进行工作;以及,系统主板2,系统主板2上设置有第一实施例所述的供电控制电路,以通过供电控制电路对驱动芯片进行供电,从而避免了驱动芯片工作性能不稳定而对显示面板1所造成的不良影响。
应当说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本实用新型的实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该实用新型仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本实用新型的原理和实际应用,从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型仅受权利要求书及其全部范围和等效物的限制。
Claims (10)
1.一种供电控制电路,其特征在于,包括:
控制单元,与初始输入端连接以采集输入电压,并根据所述输入电压所处电压范围而输出控制信号;
处理单元,和所述控制单元连接以接收所述控制信号,并根据所述控制信号生成多个开关信号,各个所述开关信号控制一个输出电路的开关状态,且多个所述开关信号中同时只有一个是控制开启的信号;
输出单元,包括多个所述输出电路,且多个所述输出电路包括和所述初始输入端连接的第一输出电路以及接收矫正电压的第二输出电路;
其中,所述输入电压处于待矫正范围的情况下所述第二输出电路开启并向驱动芯片输出所述矫正电压,所述输入电压处于正常工作范围的情况下所述第一输出电路开启并向所述驱动芯片输出所述输入电压。
2.根据权利要求1所述的供电控制电路,其特征在于,
多个所述输出电路还包括接收等效电压的第三输出电路,且所述等效电压是电压值为0V的电压;
以及,所述输入电压不大于所述驱动芯片启动阈值电压的情况下,所述第三输出电路开启以切断所述驱动芯片的供电电压;
其中,所述待矫正范围和所述正常工作范围内的任一电压值皆大于所述启动阈值电压。
3.根据权利要求2所述的供电控制电路,其特征在于,所述输出单元包括求和电路,所述求和电路包括:
第一输入端,和所述第一输出电路的输出端连接,以接收所述第一输出电路所输出的电压;
第二输入端,和所述第二输出电路的输出端连接,以接收所述第二输出电路所输出的电压;
第三输入端,和所述第三输出电路的输出端连接,以接收所述第三输出电路所输出的电压;
求和输出端,和所述驱动芯片连接,以将所述第一输入端、第二输入端和所述第三输入端所接收电压的总和输出到所述驱动芯片。
4.根据权利要求3所述的供电控制电路,其特征在于,
所述控制单元包括:第一输出端和第二输出端;
所述第一输出端和所述第二输出端同时各输出一个高电平或低电平的子控制信号;
其中,两个所述子控制信号皆属于所述控制信号,且所述控制信号通过两个所述子控制信号的不同电平组合得到三种状态;
以及,所述控制信号的三种状态分别对应所述输入电压的以下三种范围:不大于所述启动阈值电压、处于待矫正范围内、处于正常工作范围内。
5.根据权利要求4所述的供电控制电路,其特征在于,所述处理单元包括逻辑门电路,其中,
所述逻辑门电路和所述第一输出端以及所述第二输出端连接,以接收两个所述子控制信号;
所述逻辑门电路通过对两个所述子控制信号进行逻辑运算得到三个所述开关信号,三个所述开关信号组成一个信号组且通过电平差异组成不同的三个所述信号组;
以及,各个所述信号组对应所述控制信号的一种状态。
6.根据权利要求5所述的供电控制电路,其特征在于,所述逻辑门电路包括:
第一非门,输入端和所述第一输出端连接;
第一与门,一个输入端和所述第一非门的输出端连接且另一个输入端和所述第二输入端连接;
第二非门,输入端和所述第二输出端连接;
第二与门,一个输入端和所述第一输出端连接且另一个输入端和所述第二非门的输出端连接;
或非门,一个输入端和所述第一与门的输出端连接且另一个输入端和所述第二与门的输出端连接;
其中,所述第一与门的输出端输出所述第三输出电路的开关信号,所述或非门的输出端输出所述第一输出电路的开关信号,所述第二与门的输出端输出所述第二输出电路的开关信号。
7.根据权利要求6所述的供电控制电路,其特征在于,
三个所述开关信号组成同时只有一个高电平的三个信号组;
所述第一输出电路包括第一N型晶体管,所述第一N型晶体管的控制端和所述或非门的输出端连接;
所述第二输出电路包括第二N型晶体管,所述第二N型晶体管的控制端和所述第二与门的输出端连接;
所述第三输出电路包括第三N型晶体管,所述第三N型晶体管的控制端和所述第一与门的输出端连接。
8.根据权利要求7所述的供电控制电路,其特征在于,
所述第一N型晶体管的输入端连接所述初始输入端,且输出端连接所述第一输入端并通过第一电阻接地;
所述第二N型晶体管的输入端接收所述矫正电压,且输出端连接所述第二输入端并通过第二电阻接地;
所述第三N型晶体管的输入端接地,且输出端连接所述第三输入端。
9.根据权利要求3所述的供电控制电路,其特征在于,所述输出单元还包括放电电路,所述放电电路包括:
第三电阻、第四电阻和第五电阻;
放电开关管,输入端通过所述第五电阻与目标节点连接,输出端接地,其中,所述目标节点为所述求和输出端和所述驱动芯片之间相连接的节点;
以及,所述放电开关管的控制端还通过所述第四电阻接收总开关信号,且在所述总开关信号为关闭所述驱动芯片所驱动显示装置的情况下控制所述放电开关管的输入端和输出端导通;
所述放电开关管的控制端还通过第三电阻和输出端连接。
10.一种显示装置,其特征在于,包括:
显示面板,所述显示面板上设置有驱动芯片和多个功能模块,所述驱动芯片被供电后驱动多个所述功能模块进行工作;以及,
系统主板,所述系统主板上设置有权利要求1-9中任一项所述的供电控制电路,以通过所述供电控制电路对所述驱动芯片进行供电。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020232265.5U CN211427185U (zh) | 2020-02-24 | 2020-02-24 | 供电控制电路以及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020232265.5U CN211427185U (zh) | 2020-02-24 | 2020-02-24 | 供电控制电路以及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211427185U true CN211427185U (zh) | 2020-09-04 |
Family
ID=72288224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020232265.5U Active CN211427185U (zh) | 2020-02-24 | 2020-02-24 | 供电控制电路以及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211427185U (zh) |
-
2020
- 2020-02-24 CN CN202020232265.5U patent/CN211427185U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107424577B (zh) | 一种显示驱动电路、显示装置及其驱动方法 | |
CN104616615B (zh) | 清屏电路与显示装置 | |
CN105185330B (zh) | 一种显示装置及驱动方法 | |
CN108962165B (zh) | 一种消除igzo显示面板掉电残影的电路及方法 | |
US8754838B2 (en) | Discharge circuit and display device with the same | |
CN109410807B (zh) | 驱动电路和显示面板 | |
CN1953030B (zh) | 控制电路装置和采用该控制电路装置的液晶显示器 | |
CN108172179B (zh) | 电源管理电路 | |
CN109637404B (zh) | 驱动电路和显示面板 | |
CN108962119B (zh) | 电平转移电路及其驱动方法、显示装置 | |
US7816817B2 (en) | Power supply circuit on motherboard | |
CN108538267A (zh) | 驱动电路和液晶显示装置 | |
US8106638B2 (en) | Power control circuit with coupling circuit for controlling output power sequence and liquid crystal display using same | |
CN110136628B (zh) | 防黑屏电路及方法、驱动电路、显示装置 | |
US8417972B2 (en) | Power supply control circuit to save electrical power of an electronic device in stand-by or powered off modes | |
CN211427185U (zh) | 供电控制电路以及显示装置 | |
US6630930B2 (en) | Drive circuit and display unit for driving a display device and portable equipment | |
CN109584763B (zh) | 驱动电路和显示面板 | |
CN109509454B (zh) | 驱动装置、电路驱动方法和显示面板 | |
US20080180038A1 (en) | Backlight control circuit with micro controller feeding operating state of load circuit back to pulse width modulation integrated circuit | |
CN110120196B (zh) | 电平转换控制电路与阵列基板驱动电路 | |
US20060176263A1 (en) | Display device and method of driving the same | |
US8139057B2 (en) | Supply voltage removal detecting circuit, display device and method for removing latent image | |
US10135444B2 (en) | Semiconductor device with booster part, and booster | |
CN110619857B (zh) | 驱动电路与显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |