CN211236840U - 一种主板上电模式的自动切换电路 - Google Patents
一种主板上电模式的自动切换电路 Download PDFInfo
- Publication number
- CN211236840U CN211236840U CN201921717635.8U CN201921717635U CN211236840U CN 211236840 U CN211236840 U CN 211236840U CN 201921717635 U CN201921717635 U CN 201921717635U CN 211236840 U CN211236840 U CN 211236840U
- Authority
- CN
- China
- Prior art keywords
- field effect
- effect transistor
- channel
- ended
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本申请实施例公开了一种主板上电模式的自动切换电路,包括:第一N沟道场效应管,其栅极与ATX信号端连接;第二N沟道场效应管,其栅极连接有ATX电源S1并与第一N沟道场效应管的漏极连接;N沟道单端场效应管,其栅极与第二N沟道场效应管的漏极连接、其源极端连接有响应电源S2;P沟道单端场效应管,其栅极与N沟道单端场效应管的栅极连接,且其栅极、N沟道单端场效应管的栅极以及第二N沟道场效应管的漏极连接有响应电源S3,P沟道单端场效应管的漏极端与ATX电源S1连接,P沟道单端场效应管的源极端与N沟道单端场效应管的漏极端连接有双路供电电源S4。本申请的主板上电模式的自动切换电路,实现了主板对多种电源上电模式的兼容。
Description
技术领域
本申请涉及供电电路技术领域,具体是一种主板上电模式的自动切换电路。
背景技术
目前工控行业电源从控制管理大致分AT和ATX两类电源,两者主要区别在于有没有+V5SB_ATX StandBy电。AT电源是自动上电开机,ATX电源要求用户手动触发后上电开机。现有技术中的主板电源设计,大多只符合AT和ATX两类电源中的一种电源,在使用过程中,需要用户作出判断去挑选电源,使用步骤繁琐,且无法满足各类客户的需求,导致用户需要增加研发的成本,开发适配不同电源的主板。
公开于该背景技术部分的信息仅仅旨在增加对本申请的总体背景的理解,而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
实用新型内容
本申请的技术目的在于解决上述问题,提供了一种主板上电模式的自动切换电路,通过场效应管的导通特性,在主板接入不同的电源时,导通不同的场效应管,使主板电源能够对主板供电使主板开机,实现了主板对不同电源的兼容功能。
为实现上述技术目的,本申请提供了一种主板上电模式的自动切换电路,包括:第一N沟道场效应管,所述第一N沟道场效应管的栅极与ATX信号端连接,所述第一N沟道场效应管的源极接地;第二N沟道场效应管,所述第二 N沟道场效应管的栅极连接有ATX电源S1并与所述第一N沟道场效应管的漏极连接,所述第二N沟道场效应管的源极接地;N沟道单端场效应管,所述N 沟道单端场效应管的栅极与所述第二N沟道场效应管的漏极连接,所述N沟道单端场效应管的源极端接口并联后连接有响应电源S2;P沟道单端场效应管,所述P沟道单端场效应管的栅极与所述N沟道单端场效应管的栅极连接,且所述P沟道单端场效应管的栅极、所述N沟道单端场效应管的栅极以及所述第二 N沟道场效应管的漏极的公共端点连接有响应电源S3,所述响应电源S3的输出电压值大于所述响应电源S2的输出电压值,所述P沟道单端场效应管的漏极端接口并联后与所述ATX电源S1连接,所述P沟道单端场效应管的源极端接口并联后与所述N沟道单端场效应管的漏极端接口并联后连接,且二者的公共端点连接有双路供电电源S4,所述双路供电电源S4的输出电压值小于所述响应电源S3的输出电压值。
基于上述主板上电模式的自动切换电路,当使用主板自动上电的电源模式时,此时ATX电源S1的输出电压为0V,响应电源S2、响应电源S3同时接入电路中,P沟道单端场效应管的漏极为低电平,栅极为高电平,P沟道单端场效应管关闭。与此同时,N沟道单端场效应管被打开,使响应电源S2导通过去,双路供电电源S4给主板供给工作所需主要电源,主板自上电开机。当使用用户手动触发上电的电源模式时,响应电源S2、响应电源S3的输出电压均为0V,此时ATX电源S1为高电平,第二N沟道场效应管的栅极为高电平,漏极为低电平,第二N沟道场效应管被打开,与此同时,由于第二N沟道场效应管的漏极为低电平即N沟道单端场效应管的栅极为低电平,从而关闭N沟道单端场效应管,另一方面,P沟道单端场效应管的栅极为低电平,P沟道单端场效应管的漏极接入ATX电源S1,P沟道单端场效应管打开,使ATX电源S1的输出电压导通过去,双路供电电源S4给主板供给开机所需辅助电源,此时,当用户按键开机,会触发ATX信号端为高电平,第一N沟道场效应管的栅极为高电平,使第一N沟道场效应管打开,第一N沟道场效应管的漏极变为低电平即第二N沟道场效应管的栅极为低电平,第二N沟道场效应管被关闭,与此同时,响应电源S2、响应电源S3被触发开启,从而使P沟道单端场效应管的栅极为高电平、漏极为低电平,P沟道单端场效应管被关闭,同时,N沟道单端场效应管的栅极为高电平、漏极为低电平,N沟道单端场效应管被打开,使响应电源S2导通过去,双路供电电源S4给主板供给工作所需主要电,从而使主板上电开机。实现了自动切换电路对不同种类上电模式的自动切换,使主板能够对不同种类电源的兼容,方便用户使用,提高用户使用体验。
优选地,所述第一N沟道场效应管的栅极串联有电阻R1,所述第二N沟道场效应管的栅极串联有电阻R2,所述N沟道单端场效应管的栅极、所述P 沟道单端场效应管的栅极串联有电阻R3,所述ATX信号端的输入信号经所述电阻R1后进入所述第一N沟道场效应管的栅极,所述ATX电源S1流经所述电阻R2后进入所述第二N沟道场效应管的栅极,所述响应电源S3流经所述电阻R3后进入所述N沟道单端场效应管的栅极、所述P沟道单端场效应管的栅极。
基于上述各电阻的设置,能够将与电阻连接的各个电源信号钳位在高电平,并同时对电路起限流作用,防止电路电流过大出现安全隐患。
优选地,所述第一N沟道场效应管为额定参数是0.3A/60V的场效应管 2N7002,所述第二N沟道场效应管为额定参数是0.3A/60V的场效应管2N7002,所述N沟道单端场效应管为额定参数是12A/30V的单端场效应管AON6414,所述P沟道单端场效应管为额定参数为-12A/-30V的单端场效应管AO4407A。
优选地,所述ATX电源S1为+5V,所述响应电源S2为+5V,所述响应电源S3为+12V,所述双路供电电源S4为+5V。
优选地,所述第一N沟道场效应管的栅极串联有接地电容C1。
优选地,所述N沟道单端场效应管的源极端接口并联后串联有接地电容 C2。
优选地,所述P沟道单端场效应管的漏极端接口并联后串联有接地电容C3。
优选地,所述P沟道单端场效应管的源极端接口并联后串联有接地电容C4。
基于上述各接地电容的设置,能够对电路进行保护,提高电路安全性。
综上所述,根据本申请的主板商店模式的自动切换电路,能够根据供电电源的不同,自动切换主板的上电电路,提高主板对不同种类电源的兼容性,并具有良好的安全性能,提高了用户的使用体验。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本实用新型实施例的一种主板上电模式的自动切换电路的电路原理图。
具体实施方式
为了使本技术领域的人员更好地理解本申请中的技术方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都应当属于本申请保护的范围。
关于本文中所使用之“第一”、“第二”等,并非特别指称次序或顺位的意思,亦非用以限定本申请,其仅仅是为了区别以相同技术用语描述的组件或操作而已。
实施例:参考图1所示的一种主板上电模式的自动切换电路,包括:
第一N沟道场效应管Q1,第一N沟道场效应管的栅极与ATX信号端连接,第一沟道场效应管的源极接地。在本实施例中,第一N沟道场效应管Q1为额定参数是0.3A/60V的场效应管2N7002,ATX信号端的接入的信号记为ATX_PWRGD。第一N沟道场效应管Q1的栅极串联有电阻R1,电阻R1的阻值为4.7KΩ,ATX信号端的输入信号流经电阻R1后进入第一N沟道场效应管Q1。第一N沟道场效应管Q1的栅极还串联有接地电容C1,接地电容C1的电阻值为0.1uF。
第二N沟道场效应管Q2,第二N沟道场效应管Q2的栅极连接有ATX电源S1 并与第一N沟道场效应管Q1的漏极连接,第二N沟道场效应管Q2的源极接地。在本实施例中,第二N沟道场效应管Q2为额定参数是0.3A/60V的场效应管 2N7002,ATX电源S1的输出电压为+5VSB_ATX。第二N沟道场效应管Q2的栅极串联有电阻R2,电阻R2的阻值为4.7KΩ,电阻R2与ATX电源S1电源串联,ATX 电源S1的输出电压流经电阻R2后进入第二N沟道场效应管Q2内。
N沟道单端场效应管Q3,N沟道单端场效应管Q3的栅极与第二N沟道场效应管Q2的漏极连接,N沟道单端场效应管Q3的源极端接口并联后连接有响应电源 S2。在本实施例中,N沟道单端场效应管Q3为额定参数是12A/30V的单端场效应管AON6414,响应电源S2的输出电压为+5V。N沟道单端场效应管的栅极Q3 的栅极串联有电阻R3,电阻R3与响应电源S3串联,电阻R3的阻值为4.7KΩ,响应电源S3的输出电压流经电阻R3后进入N沟道单端场效应管Q3内。N沟道单端场效应管Q3的源极端接口并联后串联有接地电容C2,接地电容C2的阻值为4.7uF。
P沟道单端场效应管Q4,P沟道单端场效应管的栅极Q4与N沟道单端场效应管Q3的栅极连接,且P沟道单端场效应管Q4的栅极、N沟道单端场效应管Q3的栅极以及第二N沟道场效应管Q2的漏极的公共端点连接有响应电源S3,响应电源S3的输出电压值大于响应电源S2的输出电压值,P沟道单端场效应管Q4的漏极端接口并联后与ATX电源S1连接,P沟道单端场效应管Q4的源极端接口并联后与N沟道单端场效应管Q3的漏极端接口并联后连接,且二者的公共端点连接有双路供电电源S4,双路供电电源S4的输出电压值小于响应电源S3的输出电压值。在本实施例中,P沟道单端场效应管Q4为额定参数为-12A/-30V的单端场效应管AO4407A,响应电源S3的输出电压为+12V。双路供电电源S4的输出电压为 +5V_DUAL。P沟道单端场效应管Q4的栅极与电阻R3串联,响应电源S3的输出电压流经电阻R3后进入P沟道单端场效应管Q4内。P沟道单端场效应管Q4的漏极端接口并联后串联有接地电容C3,P沟道单端场效应管Q4的源极端接口并联后串联有接地电容C4,接地电容C3、接地电容C4的电容值均为4.7uF。
根据本实施例的主板上电模式的自动切换电路,当使用主板自动上电的电源模式时,此时ATX电源S1的输出电压为0V,响应电源S2(+5V)、响应电源S3 (+12V)同时接入电路中,P沟道单端场效应管Q4的漏极为低电平,栅极为高电平,P沟道单端场效应管Q4关闭。与此同时,N沟道单端场效应管且被打开,使+5V的响应电源S2输出电压导通过去,双路供电电源S4的输出电压 +V5_DUAL给主板供给工作所需主要电源,主板自上电开机。当使用用户手动触发上电的电源模式时,响应电源S2、响应电源S3的输出电压均为0V,此时ATX 电源S1的输出电压+5SB_ATX为高电平,第二N沟道场效应管Q2的栅极为高电平,漏极为低电平,第二N沟道场效应管Q2被打开,与此同时,由于第二N沟道场效应管Q2的漏极为低电平即N沟道单端场效应管Q3的栅极为低电平,从而关闭N沟道单端场效应管Q3,另一方面,P沟道单端场效应管Q4的栅极为低电平, P沟道单端场效应管Q4的漏极接入ATX电源S1的输出电压+5SB_ATX,P沟道单端场效应管器打开,使ATX电源S1的输出电压+5SB_ATX导通过去,双路供电电源S4给主板供给开机所需辅助电源,此时,当用户按键开机,会触发ATX信号端接入信号ATX_PWRGD,使ATX信号端为高电平,第一N沟道场效应管Q1 的栅极为高电平,使第一N沟道场效应管Q1打开,第一N沟道场效应管Q1的漏极变为低电平即第二N沟道场效应管Q2的栅极为低电平,第二N沟道场效应管 Q2被关闭,与此同时,响应电源S2(+5V)、响应电源S3(+12V)被触发开启,从而使P沟道单端场效应管Q4的栅极为高电平、漏极为低电平,P沟道单端场效应管Q4被关闭,同时,N沟道单端场效应管Q3的栅极为高电平、漏极为低电平, N沟道单端场效应管Q3被打开,使响应电源S2的+5V输出电压导通过去,双路供电电源S4的输出电压+V5_DUAL给主板供给工作所需主要电压,从而使主板上电开机。实现了自动切换电路对不同种类上电模式的自动切换,使主板能够对不同种类电源的兼容,方便用户使用,提高用户的使用体验。并通过接地电容C1、接地电容C2、接地电容C3、接地电容C4以及电阻R1、电阻R2、电阻R3 的设置,使电路具有良好的安全性能。
以上描述是为了进行图示说明而不是为了进行限制。通过阅读上述描述,在所提供的示例之外的许多实施方式和许多应用对本领域技术人员来说都将是显而易见的。因此,本教导的范围不应该参照上述描述来确定,而是应该参照所附权利要求以及这些权利要求所拥有的等价物的全部范围来确定。出于全面之目的,所有文章和参考包括专利申请和公告的公开都通过参考结合在本文中。在前述权利要求中省略这里公开的主题的任何方面并不是为了放弃该主体内容,也不应该认为申请人没有将该主题考虑为所公开的申请主题的一部分。
Claims (8)
1.一种主板上电模式的自动切换电路,其特征在于,包括:
第一N沟道场效应管,所述第一N沟道场效应管的栅极与ATX信号端连接,所述第一N沟道场效应管的源极接地;
第二N沟道场效应管,所述第二N沟道场效应管的栅极连接有ATX电源S1并与所述第一N沟道场效应管的漏极连接,所述第二N沟道场效应管的源极接地;
N沟道单端场效应管,所述N沟道单端场效应管的栅极与所述第二N沟道场效应管的漏极连接,所述N沟道单端场效应管的源极端接口并联后连接有响应电源S2;
P沟道单端场效应管,所述P沟道单端场效应管的栅极与所述N沟道单端场效应管的栅极连接,且所述P沟道单端场效应管的栅极、所述N沟道单端场效应管的栅极以及所述第二N沟道场效应管的漏极的公共端点连接有响应电源S3,所述响应电源S3的输出电压值大于所述响应电源S2的输出电压值,所述P沟道单端场效应管的漏极端接口并联后与所述ATX电源S1连接,所述P沟道单端场效应管的源极端接口并联后与所述N沟道单端场效应管的漏极端接口并联后连接,且二者的公共端点连接有双路供电电源S4,所述双路供电电源S4的输出电压值小于所述响应电源S3的输出电压值。
2.根据权利要求1所述的主板上电模式的自动切换电路,其特征在于,所述第一N沟道场效应管的栅极串联有电阻R1,所述第二N沟道场效应管的栅极串联有电阻R2,所述N沟道单端场效应管的栅极、所述P沟道单端场效应管的栅极串联有电阻R3,所述ATX信号端的输入信号经所述电阻R1后进入所述第一N沟道场效应管的栅极,所述ATX电源S1的输出电压流经所述电阻R2后进入所述第二N沟道场效应管的栅极,所述响应电源S3的输出电压流经所述电阻R3后进入所述N沟道单端场效应管的栅极、所述P沟道单端场效应管的栅极。
3.根据权利要求1所述的主板上电模式的自动切换电路,其特征在于,所述第一N沟道场效应管为额定参数是0.3A/60V的场效应管2N7002,所述第二N沟道场效应管为额定参数是0.3A/60V的场效应管2N7002,所述N沟道单端场效应管为额定参数是12A/30V的单端场效应管AON6414,所述P沟道单端场效应管为额定参数为-12A/-30V的单端场效应管AO4407A。
4.根据权利要求3所述的主板上电模式的自动切换电路,其特征在于,所述ATX电源S1为+5V,所述响应电源S2为+5V,所述响应电源S3为+12V,所述双路供电电源S4为+5V。
5.根据权利要求1所述的主板上电模式的自动切换电路,其特征在于,所述第一N沟道场效应管的栅极串联有接地电容C1。
6.根据权利要求1所述的主板上电模式的自动切换电路,其特征在于,所述N沟道单端场效应管的源极端接口并联后串联有接地电容C2。
7.根据权利要求1所述的主板上电模式的自动切换电路,其特征在于,所述P沟道单端场效应管的漏极端接口并联后串联有接地电容C3。
8.根据权利要求7所述的主板上电模式的自动切换电路,其特征在于,所述P沟道单端场效应管的源极端接口并联后串联有接地电容C4。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921717635.8U CN211236840U (zh) | 2019-10-14 | 2019-10-14 | 一种主板上电模式的自动切换电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921717635.8U CN211236840U (zh) | 2019-10-14 | 2019-10-14 | 一种主板上电模式的自动切换电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211236840U true CN211236840U (zh) | 2020-08-11 |
Family
ID=71922336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921717635.8U Active CN211236840U (zh) | 2019-10-14 | 2019-10-14 | 一种主板上电模式的自动切换电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211236840U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114720851A (zh) * | 2022-04-01 | 2022-07-08 | 珠海妙存科技有限公司 | 一种芯片电源兼容性验证系统及方法 |
-
2019
- 2019-10-14 CN CN201921717635.8U patent/CN211236840U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114720851A (zh) * | 2022-04-01 | 2022-07-08 | 珠海妙存科技有限公司 | 一种芯片电源兼容性验证系统及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7679224B2 (en) | Circuit for protecting computer | |
EP0133789B1 (en) | Electronic switch | |
US7332833B2 (en) | Switching circuit for master-slave feeding mode of low voltage power supply | |
US7590878B2 (en) | Circuit and method for protecting motherboard | |
WO2015188010A2 (en) | Power source switching apparatus and methods for dual-powered electronic devices | |
CN1972053A (zh) | 防止来自外部设备的反向电流的通用串行总线电路设备 | |
KR20170099672A (ko) | 배터리 보호 회로 | |
CN211236840U (zh) | 一种主板上电模式的自动切换电路 | |
WO1998030950A1 (fr) | Systeme d'interrupteur pour une alimentation en courant d'un equipement portable | |
US8410842B1 (en) | Power switch circuit | |
US20130057324A1 (en) | Circuit for clearing complementary metal oxide semiconductor information | |
US20050285656A1 (en) | Offset independent sense circuit and method | |
CN112558741A (zh) | 保护方法、保护装置、电子设备、可读存储介质和芯片 | |
KR20150024595A (ko) | 릴레이 이코노마이저 및 그 제어 방법 | |
US7583556B2 (en) | Switching circuit for CMOS circuit | |
CN103107577B (zh) | 电池管理电路及终端 | |
CN210807212U (zh) | 服务器ocp网卡电源切换电路 | |
US7795957B1 (en) | Power supply circuit for south bridge chip | |
US20140189412A1 (en) | Time sequence circuit for power supply unit | |
US8604758B1 (en) | Control circuit for switching power supply | |
US20060001457A1 (en) | High current charge pump for intelligent power switch drive | |
JP4594064B2 (ja) | サージ電流抑制回路及び直流電源装置 | |
CN212812103U (zh) | 驱动切换电路以及照明装置 | |
US20120191987A1 (en) | Power protection system for power supply | |
KR970050825A (ko) | 아날로그 저장매체의 프로그래밍 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |