CN211149230U

CN211149230U - 基于fpga和arm的叶尖间隙信号高速采集处理装置

Info

Publication number: CN211149230U
Application number: CN201921167788.XU
Authority: CN
Inventors: 段发阶; 王宪全; 蒋佳佳; 叶德超; 卜令冉; 孙中波; 李春月
Original assignee: Tianjin University
Current assignee: Tianjin University
Priority date: 2019-07-24
Filing date: 2019-07-24
Publication date: 2020-07-31
Anticipated expiration: 2029-07-24

Abstract

本实用新型公开了基于FPGA和ARM的叶尖间隙信号高速采集处理装置，包括叶尖间隙传感器(1)、信号调理模块(2)、AD转换模块(3)、平滑滤波模块(4)、第一AXI通信发送模块(5)、第一AXI通信接收模块(6)、端点检测模块(7)、峰峰值及转速计算模块(8)、第二AXI通信发送模块(9)、第二AXI通信接收模块(10)、组帧模块(11)、DDR3缓存(13)、PCIE通信模块(12)和上位机(14)，利用双门限检测算法检测出叶尖间隙信号的起始点和结束点，计算结果进行组帧。与现有技术相比，本实用新型通过FPGA和ARM的组合，使得间隙信号在上传至上位机以前就得到了处理，有效的降低了数据传输量和上位机的计算任务，降低了系统成本。

Description

基于FPGA和ARM的叶尖间隙信号高速采集处理装置

技术领域

本实用新型涉及叶尖间隙测量领域，特别是涉及一种基于FPGA和ARM的叶尖间隙信号高速采集处理装置。

背景技术

叶尖间隙是航空发动机中转子叶片性能分析和评估的重要参数，对发动机的工作效率、安全性和可靠性都具有重要影响。典型的航空发动机中，转子叶片的转速约在 0～20000r/min，叶片数通常为8～100个，叶尖间隙传感器的动态响应时间约为几个微秒。这使得单通道叶尖间隙传感器信号的传输速率就高达十几兆字节每秒，而对叶片信息的采集通常会使用多传感器多通道同时测量采集，造成数据量更加庞大。

现有的叶尖间隙数据处理方法大多是将采集卡或记录仪所采集的数据上传至上位机中，再利用高性能的CPU直接计算采集数据。这种处理方法简单，但CPU计算负担较大。且高性能的CPU价格昂贵，使得检测系统成本增加。同时，即便是高性能的CPU，其计算能力和计算资源也十分有限，使得一台上位机难以同时检测较多的传感器通道。

中国专利申请公开号CN107101600A于2017年8月29日公开了实用新型创造名称为《基于微波的动叶片叶尖间隙和振动参数融合测量装置》，该申请案记载了一种基于微波传感器的动叶片叶尖间隙测量装置。其不足之处是系统需要额外增加由单片机MCU，FPGA和DSP共同构成的硬件处理装置，增加了硬件系统的复杂度，使系统体积增大。

现有技术文献中还公开了一种发动机叶尖间隙采集系统(任瑞冬，陈钊，《基于LabVIEW的发动机叶尖间隙采集软件设计》.电子测量技术.2017,37(6):77-81))，其不足之处是系统只能采集叶尖间隙数据，不能对数据进行实时处理和波形显示，功能单一，实时性较差，人机交互能力差。

实用新型内容

为克服现有技术的不足，本实用新型提出了一种基于FPGA和ARM的叶尖间隙信号高速采集处理装置，基于FPGA和ARM平台快速处理叶尖间隙信号，设计了符合叶尖间隙信号的帧传输格式，使得计算既能够获得叶尖间隙信号的峰峰值数据，又能够获得叶尖间隙信号的原始数据及其相对位置。

本实用新型提出一种基于FPGA和ARM的叶尖间隙信号高速采集处理装置，该装置从输入端到输出端包括依序连接的叶尖间隙传感器1、信号调理模块2、AD转换模块 3、平滑滤波模块4、第一AXI通信发送模块5、第一AXI通信接收模块6、端点检测模块7、峰峰值及转速计算模块8、第二AXI通信发送模块9、第二AXI通信接收模块 10、组帧模块11、DDR3缓存13、PCIE通信模块12和上位机14，其中：

第一AXI通信发送模块5和第一AXI通信接收模块6、第二AXI通信发送模块9 和第二AXI通信接收模块10分别是通过AXI总线进行通信；

第一AXI通信接收模块6、端点检测模块7、峰峰值及转速计算模块8和第二AXI 通信发送模块9构建于ARM处理器16中。

平滑滤波模块4、第一AXI通信发送模块5、第二AXI通信接收模块10、组帧模块11和PCIE通信模块12构建于FPGA芯片15上。

与现有技术相比，本实用新型具有以下积极效果：

(1)通过FPGA和ARM组合的结构，合理分配计算任务，重复发挥了FPGA的并行计算有事和ARM的串行处理有事，增强了系统计算能力；

(2)通过FPGA和ARM的组合，使得间隙信号在上传至上位机以前就得到了处理，有效的降低了数据传输量和上位机的计算任务，降低了系统成本。

附图说明

图1为本实用新型的基于FPGA和ARM的叶尖间隙信号高速采集处理装置框图。

图2为本实用新型中的数据帧结构示意图；

附图标记：1、叶尖间隙传感器，2、信号调理模块；3、AD转换模块，4、平滑滤波模块，5、第一AXI通信发送模块，6、第一AXI通信接收模块，7、端点检测模块， 8、峰峰值及转速计算模块，9、第二AXI通信发送模块，10、第二AXI通信接收模块， 11、组帧模块，12、PCIE通信模块，13、DDR3缓存，14、上位机，15、FPGA芯片， 16、ARM处理器。

具体实施方式

下面结合附图和实施例对本实用新型做进一步说明。

如图1所示，为本实用新型的基于FPGA和ARM的叶尖间隙信号高速采集处理装置结构框图。该装置从输入端到输出端包括依序连接的叶尖间隙传感器1、信号调理模块2、AD转换模块3、平滑滤波模块4、第一AXI通信发送模块5、第一AXI通信接收模块6、端点检测模块7、峰峰值及转速计算模块8、第二AXI通信发送模块9、第二AXI通信接收模块10、组帧模块11、DDR3缓存13、PCIE通信模块12和上位机14，其中：

本实用新型的基于FPGA和ARM的叶尖间隙信号高速采集处理方法，具体包括以下步骤：

叶尖间隙传感器1采集叶尖间隙信息，并形成与之相关的信号传输给信号调理模块；

信号调理模2块接收叶尖间隙传感器1输出的信号，并将调理后的信传输给AD转换模块3；信号调理包括信号滤波，信号解调等处理。

AD转换模块3采集信号调理模块2输出的模拟信号，将其转化为相应的数字信号，再传输给FPGA中的平滑滤波模块4；

平滑滤波模块4对采集的信号进行平滑滤波，并将滤波后的结果传递给FPGA中的AXI通信发送模块5；

FPGA中的AXI通信发送模块5通过AXI总线，将滤波后的信号传递给ARM中的 AXI通信接收模块6；

ARM中的AXI通信接收模块6接收到滤波后的数据，将数据转发给端点检测模块 7；端点检测模块7基于双门限检测算法的端点检测算法检测出叶尖间隙信号的起始点和结束点，该算法中利用短时能量和短时平均过零率进行端点检测，第n个叶片的第i 次叶尖间隙信号检测估计中心位置t_n,i由下式计算：

其中，t_on,n,i和t_off,n,i表示通过双门限端点检测算法检测到的第n个叶片的第i次叶尖间隙信号的起始点与结束点；

以中心位置t_i为中心，提取8192点数的信号，作为叶尖间隙信号的有效帧；

叶尖间隙信号的有效帧及其中心位置被送入峰峰值及转算计算模块8；在检测过程中，存在强烈的震动和转速快速变化的干扰，因此要先对粗大误差进行剔除，对于第n 个叶片的第i次叶尖间隙信号，记误差特征T_n,i为：

T_n,i＝t_n,i-t_n,i+1

若T_n,i满足条件0.5T_n-1,i<T_n,i<1.5T_n-1,i，则认为是有效帧是有效的叶尖间隙信号，第n个叶片的第i次叶尖间隙信号的峰峰值V_n,i为：

V_n,i＝max_n,i-min_n,i

其中，max_n,i和min_n,i分别为有效帧内数据的最大值和最小值；

若T_n,i<0.5T_n-1,i则认为该有效帧信号为外界干扰信号，直接剔除；若 1.5T_n-1,i<T_n,i，则认为有一个叶片的信号丢失，当前有效帧为第n+1个叶片的第i次叶尖间隙信号，记：

t_n+1,i＝t_n,i

V_n+1,i＝max_n,i-min_n,i

第n个叶片的第i次叶尖间隙信号的中心位置和峰峰值为

V_n,i＝V_n,i-1

当下转速值Rot(转/分钟)为：

峰峰值及转速计算模块8将峰峰值结果、信号中心位置、叶片号和有效帧数据传递给ARM中的AXI通信发送模块9；

ARM中的AXI通信模块9通过AXI总线，将间隙信号峰峰值、中心位置、叶片号和有效帧数据传递给FPGA中的AXI通信接收模块10；

FPGA中的AXI通信接收模块10将接收到的间隙信号峰峰值、中心位置、叶片号和有效帧数据传递给组帧模块11；基于FPGA的针对图2帧格式的组帧模块11按照帧头、通道号、叶片号、峰峰值、叶片位置、有效帧数据和帧尾的顺序组帧；如图2所示，为本实用新型中的数据帧结构示意图。

数据帧采用8B10B编码，帧头为K28.5，有效位数8bits；

通道号即传感器通道号，为FPGA内部标记，有效位数为16bits；

叶片号即第几个叶片，由FPGA从ARM中获得，有效位数为16bits；

峰峰值由FPGA从ARM中获得，有效位数为16bits；

叶片位置由FPGA从ARM中获得，有效位数为48bits；

有效帧数据由FPGA从ARM中获得，有效位数为8192×16＝131072bits；

帧尾为K28.3，有效位数8bits；

一帧数据共131184bits≈128kbits＝16kByte；

组帧模块11将组好的数据帧存入DDR3缓存13中；

PCIE通信模块12从DDR3缓存13中取出数据帧，通过PCIE总线传递上位机14。

Claims

1.一种基于FPGA和ARM的叶尖间隙信号高速采集处理装置，其特征在于，该装置从输入端到输出端包括依序连接的叶尖间隙传感器(1)、信号调理模块(2)、AD转换模块(3)、平滑滤波模块(4)、第一AXI通信发送模块(5)、第一AXI通信接收模块(6)、端点检测模块(7)、峰峰值及转速计算模块(8)、第二AXI通信发送模块(9)、第二AXI通信接收模块(10)、组帧模块(11)、DDR3缓存(13)、PCIE通信模块(12)和上位机(14)，其中：

第一AXI通信发送模块(5)和第一AXI通信接收模块(6)、第二AXI通信发送模块(9)和第二AXI通信接收模块(10)分别是通过AXI总线进行通信；

第一AXI通信接收模块(6)、端点检测模块(7)、峰峰值及转速计算模块(8)和第二AXI通信发送模块(9)构建于ARM处理器(16)中；

平滑滤波模块(4)、第一AXI通信发送模块(5)、第二AXI通信接收模块(10)、组帧模块(11)和PCIE通信模块(12)构建于FPGA芯片(15)上。