CN211046756U

CN211046756U - 一种pfc电路

Info

Publication number: CN211046756U
Application number: CN201921110524.0U
Authority: CN
Inventors: 张从峰; 杨宏
Original assignee: Baldurs New Energy Technology Co ltd
Current assignee: Baldurs New Energy Technology Co ltd
Priority date: 2019-07-16
Filing date: 2019-07-16
Publication date: 2020-07-17
Anticipated expiration: 2029-07-16

Abstract

一种PFC电路，包括PFC功率电路、PFC控制电路，PFC控制电路包含一个采样切换控制电路；PFC控制电路内部有一个乘法器模块，乘法器的两个输入端分别为MULT和COM，采样切换控制电路包括迟滞比较器、切换开关、MULT端并联电阻，MULT端并联电阻与切换开关串联，迟滞比较器根据VCOM的数值得到迟滞比较器输出，迟滞比较器输出被用于控制切换开关的开通或关断；当VCOM高于迟滞比较器的上门限电压UiH，则迟滞比较器的输出使得切换开关关断；当VCOM低于迟滞比较器的下门限电压UiL，则迟滞比较器的输出使得切换开关开通。

Description

一种PFC电路

技术领域

本实用新型涉及电源控制技术领域，尤其涉及一种PFC电路。

背景技术

电网中的电流谐波的危害已经众所周知，它不仅会影响电网供电质量，造成电能浪费，还会使设备发热、损耗增大，使用寿命缩短，甚至发生故障或烧毁，造成重大经济损失。自镇流荧光灯、电子镇流器等照明产品使用时也会产生大量谐波，尤其在大面积使用时，其危害性不可小觑。

中国国家标准对谐波含量有严格要求，中国国家标准对于25W以上和不高于25W的自镇流荧光灯的谐波要求不同，对25W以上自镇流荧光灯的要求比25W及以下的自镇流荧光灯高很多。

由于谐波含量丰富，普通自镇流荧光灯的功率因数变得很低。功率因数校正(Power Factor Correction，PFC)技术是一种提高自镇流荧光灯功率因数的有效方法。功率因数校正电路分为无源PFC(Passive PFC)电路和有源PFC(Active PFC，APFC)电路。

无源PFC电路的特点是电路简单，成本较低，对线路的功率因数会有一定的提升，有的甚至可高达0.95，但滤波效果较差，难以实现低谐波的要求，往往还会影响到系统的其他参数，一般适用于25W以下自镇流荧光灯电路。

APFC电路基于功率因数控制器IC，利用开关器件的切换，并搭配无源元件，使系统从市电汲取的电流波形与电压波形相一致，从而消除电流波形畸变和相位畸变，获得近似于1的高功率因数，也可大大降低谐波失真。APFC电路结构远比无源PFC复杂，需使用控制IC，在系统前端通常单独组成1级电路，成本较高。但由于其在高频下工作，电感元件的体积小，重量轻。随着PFC控制IC价格的不断降低，APFC已经得到广泛应用。

对于25W以上自镇流荧光灯，可以通过APFC技术来提升功率因数，从而改善各次电流谐波值。

对于电网中的其他用电设备，比如电动汽车充电机、弧焊电源、通信电源等，输入功率通常会达到数千瓦甚至更高，这些设备也需要通过APFC技术来提升功率因数、减小电流谐波。

APFC中起关键性作用的是APFC控制器。国内外比较具有代表性的APFC控制器有FAN7527B、L6561/L6562、NCP1601A/B、IR1150等。

L6562A是意法半导体公司的PFC控制器，图1取自L6562A的芯片说明书，该芯片说明书详细说明了L6562A的工作原理和使用方法，关于L6562A的技术细节这里不再赘述。图1为采用芯片L6562A作为控制器的APFC电路原理图。50赫兹的输入交流电经过保险丝F1和整流桥P1，在C1上得到100赫兹的半波电压，经过BOOST电路，在电容C6上得到输出电压Vo。输出电压Vo经过分压电阻R11、R12，在并联电阻R13、R13B上得到输出电压Vo的反馈电压，送入到控制芯片L6562A的第一脚，即内部差分放大器反向输入端INV，经过L6562A内部由差分放大器构成的PI调节器的调节作用，保持输出电压Vo的稳定。

L6562A内部有一个乘法器模块，乘法器有两个输入端：第一个输入端为MULT，输入的信号是即时线电压整流后再经过分压得到的电压VMULT，第二个输入端为COM，输入的信号是差分放大器的输出端的电压VCOM，通常，在稳态的情况下，VCOM为一个包含一定100赫兹交流分量的缓慢变化的直流电平，乘法器输出波形的包络是一个整流后的正弦波。乘法器输出的信号被作为电流比较器的参考信号，电流比较器的输出用来控制MOSFET每个周期的峰值电流。

L6562A内部有一个电流比较器，电流比较器通过一个电流检测电阻(MOS开关管源极串联电阻)获取一个电压信号，通过与乘法器的输出信号进行比较，来决定外部MOSFET的关断时间。

图2为芯片L6562A的VMULT、VCOM与Vcs的关系图。乘法器的关系式为：Vcs＝k*(VCOMP-2.5)*VMULT，(公式中的*代表乘法)，乘法器的输出Vcs作为电流检测引脚上的参考电压。

在一些应用场合，输入交流电压的变化范围很宽；例如，输入电压从85V到265V变化，在这么宽的输入电压变化范围内，仍然需要保证满载输出，这会对PFC的控制电路设计提出很高的要求。

为了简化问题，暂时不考虑PFC的损耗。图1中，假设输入电压最小值为V1，对应的满载输出的输入电流为I1，输入电压最大值为V2，对应的满载输出的输入电流为I2，由于输入功率相同，则有：

V1*I1＝V2*I2 (1)

假设V1时的VMULT为VMULT1，V2时的VMULT为VMULT2，由于分压电阻没有变化，则有：

V1:VMULT1＝V2:VMULT2 (2)

假设V1时的电流检测引脚上的参考电压Vcs为Vcs1，V2时的电流检测引脚上的参考电压Vcs为Vcs2，由于输入电流跟随参考电压Vcs，则有：

I1:Vcs1＝I2:Vcs2 (3)

假设V1时的VCOMP为VCOMP1，V2时的VCOMP为VCOMP2，则根据：

Vcs1＝k*(VCOMP1-2.5)*VMULT1 (4)

Vcs2＝k*(VCOMP2-2.5)*VMULT2 (5)

由式(1)到式(5)，可以得到

(VCOMP1-2.5)/(VCOMP2-2.5)＝(V2*V2)/(V1*V1) (6)

如果V1为交流85V，V2为交流265V；取VCOMP1＝5V，则有：VCOMP2＝2.76，这时候的VCOMP接近2.5V。

PFC电路的输出电容上是400V的直流电压叠加了100Hz的波动，波动电压的大小与输出电容的容值以及负载大小有关，通常的设计会保证波动在正负20V以内。这个100Hz的波动电压经过输出反馈电阻进入到PFC控制器内部的差分放大器的输入端，并使得VCOMP中也包含了一定幅度的100Hz的频率分量，并且，该频率分量相对于VMULT是有相位差的，这个相位差由差分放大器的特性决定。

在输入电压和输出负载都处于稳定状态的条件下，VCOMP为一个直流电平上叠加了一定幅度的100Hz的频率分量。

由于Vcs＝k*(VCOMP-2.5)*VMULT，当VCOMP越接近2.5V的时候，(VCOMP-2.5)中的一定幅度的100Hz的频率分量相对于(VCOMP-2.5)中的直流电平的比例会越高；VCOMP中的100Hz的频率分量就会使得Vcs的波形发生畸变，从而使得PFC的输入电流的THD上升。

实用新型内容

有鉴于此，本实用新型提供一种PFC电路，以解决现有技术中PFC的输入电流的THD上升的问题，技术方案如下：

一种PFC电路，包括PFC功率电路、PFC控制电路，PFC控制电路包含一个采样切换控制电路。

PFC控制电路内部有一个乘法器模块，乘法器的两个输入端分别为MULT和COM，其中，即时线电压整流后再经过分压得到的电压VMULT，差分放大器的输出端的电压VCOM，乘法器输出的信号作为电流比较器的参考信号；所述采样切换控制电路包括迟滞比较器、切换开关、MULT端并联电阻，MULT端并联电阻与切换开关串联，迟滞比较器根据VCOM的数值得到迟滞比较器输出，迟滞比较器输出被用于控制切换开关的开通或关断；切换开关开通则MULT端并联电阻并联到乘法器的输入端MULT与控制电路的地线之间，切换开关关断则MULT端并联电阻的一端悬空。

当VCOM高于迟滞比较器的上门限电压UiH，则迟滞比较器的输出使得切换开关关断；当VCOM低于迟滞比较器的下门限电压UiL，则迟滞比较器的输出使得切换开关开通。

优选的，所述切换开关是MOS管。

当VCOM低于迟滞比较器的下门限电压UiL，则迟滞比较器的输出使得切换开关开通，切换开关开通则MULT端并联电阻并联到乘法器的输入端MULT与控制电路的地线之间，从而使得VMULT下降，为了保持输出功率不变，VCOM会上升，只要VCOM低于迟滞比较器的上门限电压UiH，切换开关会保持开通。

这样就避免了因为VCOMP下降并接近2.5V导致的输入电流的THD上升的情况发生。

当PFC控制电路采用微处理器，PFC控制电路中的乘法器模块、差分放大器、采样切换控制电路的功能由微处理器的软件实现，VMULT由AD采样得到，PFC输出电压经过电阻分压并进行AD采样后作为输出采样电压，输出采样电压经过微处理器的数字调节器计算后得到VCOM；当VCOM高于迟滞比较器的上门限电压UiH，则VMULT保持原来的AD采样的数值，当VCOM低于迟滞比较器的下门限电压UiL，则VMULT会乘以一个大于0小于1的设计参数，VMULT会下降。

综上所述，本实用新型具有结构合理、性能稳定的特点。

附图说明

图1为采用芯片L6562A作为控制器的APFC电路原理图。

图2为芯片L6562A的VMULT、VCOM与Vcs的关系图。

图3为图1的电路原理图的简化示意图。

图4为本申请实施例一提供的一种PFC电路的电路原理示意图。

具体实施方式

下面结合附图及实施例对本实用新型作进一步描述。

实施例一

图1为采用芯片L6562A作为控制器的APFC电路原理图；图2为芯片L6562A的VMULT、VCOM与Vcs的关系图，Vcs低于0.9V的时候，乘法器的关系式为，Vcs＝k*(VCOMP-2.5)*VMULT，Vcs高于0.9V的时候，关系式会有饱和特征，设计中要尽量避免Vcs超过0.9V；图3为图1的电路原理图的简化示意图，交流电压输入端为L和N，直流输出为Vo，直流地线为GND，另外，乘法器的两个输入端MULT和COM也作为信号端被引出。

图4为本申请实施例一提供的一种PFC电路的电路原理示意图，图4是在图3的基础上，加入了迟滞比较器电路、切换开关、MULT端并联电阻，迟滞比较器电路包括比较器U2、电阻Rf1、Rf2、Rf3、Rf4，切换开关包括MOS管Qf1与MOS管驱动电阻Rf5，MULT端并联电阻为Rf6。

比较器U2的供电电压为12V，Rf4为比较器输出的上拉电阻，设计Rf3远大于Rf4，为了计算简单，可以近似认为比较器U2输出高电平为12V，输出低电平为0V。

VR为比较器外接的基准电压；令Rf4＝1K，Rf3＝100K，Rf5＝10K，Rf1＝10K；设置迟滞比较器的上门限电压UiH＝4V，迟滞比较器的下门限电压UiL＝3V，根据公式：

UiH＝VR*Rf3/(Rf2+Rf3)+12V*Rf2/(Rf2+Rf3) (7)

UiL＝VR*Rf3/(Rf2+Rf3) (8)

得到，Rf2＝9K，VR＝3.27V。

图1中，MULT端的接地电阻R3＝15K，这里取Rf6＝15K。

当VCOM高于4V，则迟滞比较器的输出使得MOS管Qf1关断；当VCOM低于3V，则迟滞比较器的输出使得MOS管Qf1开通，由于MOS管的导通阻抗很低，所以近似为R3与Rf6并联，并联等效电阻为7.5K，从而使得VMULT下降，为了保持输出功率不变，VCOM会上升，只要VCOM低于4V，切换开关会保持开通。

假设采用图1的电路，稳态情况下的VCOM＝2.9V；那么采用图4的电路，采用上述参数，稳态情况下，图4的VMULT近似为图1的VMULT的一半，根据Vcs＝k*(VCOMP-2.5)*VMULT，为了保持Vcs不变，则有：

VCOM＝(2.9-2.5)*2+2.5＝3.3V

切换开关会保持开通。

实施例二

当PFC控制电路采用微处理器，PFC控制电路中的乘法器模块、差分放大器、采样切换控制电路的功能由微处理器的软件实现，VMULT由AD采样得到，PFC输出电压经过电阻分压并进行AD采样后作为输出采样电压，输出采样电压经过微处理器的数字调节器计算后得到VCOM；当VCOM高于迟滞比较器的上门限电压UiH，则VMULT保持原来的AD采样的数值，当VCOM低于迟滞比较器的下门限电压UiL，则VMULT会乘以一个大于0小于1的设计参数，VMULT会下降。仍然设置迟滞比较器的上门限电压UiH＝4V，迟滞比较器的下门限电压UiL＝3V，假设稳态情况下的VCOM＝2.9V，只需要将VMULT乘以0.5，VMULT下降了，VCOM就会上升，这样就避免了因为VCOMP下降并接近2.5V导致的输入电流的THD上升的情况发生。

综上所述，本实用新型具有结构合理、性能稳定的特点。

本说明书所述的仅是本申请的较佳的具体实施方式，用于说明本申请的技术方案，而非对本申请的限制，凡本领域的技术人员依据本申请的构思做出了一些调整和改变而得到的技术方案，仍为本申请的要义所在，皆应在本申请的范围之内。

Claims

1.一种PFC电路，包括PFC功率电路、PFC控制电路，其特征在于，PFC控制电路包含一个采样切换控制电路。

2.根据权利要求1所述的一种PFC电路，其特征在于，PFC控制电路内部有一个乘法器模块，乘法器的两个输入端分别为MULT和COM，其中，即时线电压整流后再经过分压得到的电压VMULT，差分放大器的输出端的电压VCOM，乘法器输出的信号作为电流比较器的参考信号；所述采样切换控制电路包括迟滞比较器、切换开关、MULT端并联电阻，MULT端并联电阻与切换开关串联，迟滞比较器根据VCOM的数值得到迟滞比较器输出，迟滞比较器输出被用于控制切换开关的开通或关断；切换开关开通则MULT端并联电阻并联到乘法器的输入端MULT与控制电路的地线之间，切换开关关断则MULT端并联电阻的一端悬空。

3.根据权利要求2所述的一种PFC电路，其特征在于，当VCOM高于迟滞比较器的上门限电压UiH，则迟滞比较器的输出使得切换开关关断；当VCOM低于迟滞比较器的下门限电压UiL，则迟滞比较器的输出使得切换开关开通。

4.根据权利要求2所述的一种PFC电路，其特征在于，优选的，所述切换开关是MOS管。

5.根据权利要求1或2所述的一种PFC电路，其特征在于，PFC控制电路采用微处理器，PFC控制电路中的乘法器模块、差分放大器、采样切换控制电路的功能由微处理器的软件实现，VMULT由AD采样得到，PFC输出电压经过电阻分压并进行AD采样后作为输出采样电压，输出采样电压经过微处理器的数字调节器计算后得到VCOM；当VCOM高于迟滞比较器的上门限电压UiH，则VMULT保持原来的AD采样的数值，当VCOM低于迟滞比较器的下门限电压UiL，则VMULT会乘以一个大于0小于1的设计参数，VMULT会下降。