CN210898523U

CN210898523U - 一种机载抗浪涌有源钳位保护电路

Info

Publication number: CN210898523U
Application number: CN201922378337.7U
Authority: CN
Inventors: 朱帅; 周翔; 龙美志; 刘进; 钟鑫宇
Original assignee: Hongfujin Precision Industry Shenzhen Co Ltd
Current assignee: Hongfujin Precision Industry Shenzhen Co Ltd
Priority date: 2019-12-26
Filing date: 2019-12-26
Publication date: 2020-06-30
Anticipated expiration: 2029-12-26

Abstract

本实用新型提供了一种机载抗浪涌有源钳位保护电路，其包括保险丝、电磁干扰滤波电路、中间保护电路和DC/DC变换器，其中中间保护电路具体包括尖峰抑制电路、输入过欠压防反接输出箝位及输出过流保护电路和储能电路；输入过欠压防反接输出箝位及输出过流保护电路包括一芯片和两个个场效应晶体管，第一场效应晶体管(V1)负责提供电压浪涌保护并保持向输出提供一个稳定的电压，第二场效应晶体管(V2)则充当用于提供反向输入保护和输出保持的理想二极管。上述电路采用了简单的集成电路和效应晶体管解决方案取代了以前复杂的保护电路，具有结构简单、可靠性好、电路损耗低、保护功能全面、体积小、成本低等优点。

Description

一种机载抗浪涌有源钳位保护电路

技术领域

本实用新型涉及电子技术领域，尤其涉及一种机载电源的保护电路。

背景技术

飞机上搭载的大量机载电子设备均需机载电源系统提供稳定可靠的电源，机载电源系统的稳定性直接影响到机载设备的工作状态和飞行安全。如何使机载设备满足飞机电源供电特性的要求，并使飞机供电系统和机载电子设备之间能够协调、可靠地工作是机载电子设备电源电路设计所必须解决的技术问题。现有技术中的电源保护电路通常功能单一，往往只针对一种具体的浪涌情况或其他情况来设置电路，比如只针对过压浪涌或冲击电流抑制或进行电源极性反接保护，要实现多种保护功能就必须依靠多种功能电路级联，电路复杂且笨重、可靠性差；而且这种电路设置时往往所需要的器件较多，成本较高。

发明内容

本实用新型所要解决的技术问题在于通过合理的电路设计，使整个电路能够对多种浪涌情况都具备抗浪涌功能，并且电路设置较为简单，需用的电子元器件少，整个电路稳定、可靠。

为解决上述技术问题，实现上述目的，本实用新型采用如下所述的技术方案：一种机载抗浪涌有源钳位保护电路，其包括保险丝、电磁干扰滤波电路、中间保护电路和DC/DC变换器，其中中间保护电路具体包括尖峰抑制电路、输入过欠压防反接输出箝位及输出过流保护电路和储能电路；尖峰抑制电路为并联设置的第三电容、第四电容以及与双向瞬变抑制二极管构成的电路；输入过欠压防反接输出箝位及输出过流保护电路包括：芯片，并联设置的第四电阻、第五电阻、第六电阻、第二电容、由串联设置的第一场效应晶体管、第二场效应晶体管、第一电阻、第八电阻和第十电阻构成的串联电路；第四电阻与第九电阻和第五电容形成的并联电路串联，第四电阻和第五电容形成的并联电路的另一端接地；第四电阻与第九电阻之间的连接端与芯片的UV引脚相连；第五电阻与第九电容和第十一电阻形成的并联电路串联后接地并与芯片的直流地引脚相连，第五电阻与第九电容的串联段还与芯片的OV引脚相连；第六电阻的另一端与第六电容和一双向瞬变抑制二极管构成的并联电路串联，第六电容的另一端接地，第六电阻与第六电容的串联点分别连接芯片的VCC引脚和SHDN引脚；第一场效应晶体管与第二场效应晶体管连接端连接芯片的SOURCE引脚，同时与第四稳压二极管和第五稳压二极管的正极连接，第四稳压二极管的负极与第一场效应晶体管V1的栅极相连，并与第三电阻串联后与芯片的HGATE引脚连接，同时，第三电阻的另一端与由第二电阻和第三二极管构成的并联电路串联后串接第一电容，第一电容的另一端接地；第五稳压二极管负极与第二场效应晶体管的栅极相连并连接至芯片的DGATE引脚；第一电阻与第八电阻之间的连接端连接至芯片的OUT引脚，第八电阻与第十电阻之间的连接端连接至芯片的FB引脚，第十电阻与第四电容的并联端还连接有第八电容并接地，第八电容的另一端与芯片的TMR引脚相连；储能电路包括串联设置的第七电阻与第七电容，第七电阻的另一端为输入端，第七电容另一端接地，以及第六二极管，第六二极管的负极与第七电阻的输入端相连，另一端连接在第七电阻与第七电容之间。

在上述电路中，第一场效应晶体管V1负责提供电压浪涌保护并保持向输出提供一个稳定的电压，第二场效应晶体管V2则充当用于提供反向输入保护和输出保持的理想二极管。该器件可以保护负载免遭低至－40V的反向输入损坏，并在输入欠压期间维持输出电压。第三电容C3、第四电容C4、双向瞬变抑制二极管V7在前端EMI滤波器滤波的基础上进一步实现对电压尖峰的抑制，第七电阻R7、第七电容C7、第六二极管V6实现储能功能，其余部分实现输入过欠压、防反接、输出箝位及输出过流保护功能。

该技术方案的有益效果主要表现在：本实用新型中的直流电源保护电路采用了简单的集成电路和MOSFET管解决方案取代了以前复杂的保护电路，具有结构简单、可靠性好、电路损耗低、保护功能全面、体积小、成本低等优点。其对后级电路的全面保护功能主要包括输入过压保护、输入欠压保护、输入反极性保护、输入浪涌电压保护、输入浪涌电流抑制、输出短路及过流保护，能够应对多种浪涌情形。

附图说明

图1为本实用新型保护电路的电路模块图

图2为本实用新型保护电路的电路图

具体实施方式

下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

一种机载抗浪涌有源钳位保护电路，其包括保险丝、电磁干扰滤波电路、中间保护电路和DC/DC变换器，其中中间保护电路具体包括尖峰抑制电路、输入过欠压防反接输出箝位及输出过流保护电路和储能电路。

优选的是，尖峰抑制电路为并联设置的第三电容C4、第四电容C4以及与双向瞬变抑制二极管V7构成的电路。

优选的是，输入过欠压防反接输出箝位及输出过流保护电路包括：芯片 F1，并联设置的第四电阻R4、第五电阻R5、第六电阻R6、第二电容C2、由串联设置的第一场效应晶体管V1、第二场效应晶体管V2、第一电阻R1、第八电阻R8和第十电阻R10构成的串联电路；第四电阻R4与第九电阻R9和第五电容C5形成的并联电路串联，第四电阻R4和第五电容C4形成的并联电路的另一端接地；第四电阻C4与第九电阻R9之间的连接端与芯片F1的UV引脚相连；第五电阻R5与第九电容C9和第十一电阻R11形成的并联电路串联后接地并与芯片F1的直流地引脚相连，第五电阻R5与第九电容C9的串联段还与芯片 F1的OV引脚相连；第六电阻R6的另一端与第六电容C6和一双向瞬变抑制二极管构成的并联电路串联，第六电容C6的另一端接地，第六电阻R6与第六电容C6的串联点分别连接芯片F1的VCC引脚和SHDN引脚；第一场效应晶体管V1与第二场效应晶体管V2连接端连接芯片的SOURCE引脚，同时与第四稳压二极管V4和第五稳压二极管V5的正极连接，第四稳压二极管V4的负极与第一场效应晶体管V1的栅极相连，并与第三电阻R3串联后与芯片F1的 HGATE引脚连接，同时，第三电阻R4的另一端与由第二电阻R2和第三二极管 V3构成的并联电路串联后串接第一电容C1，第一电容C1的另一端接地；第五稳压二极管V5负极与第二场效应晶体管V2的栅极相连并连接至芯片F1的DGATE引脚；第一电阻R1与第八电阻R8之间的连接端连接至芯片F1的OUT 引脚，第八电阻R8与第十电阻R10之间的连接端连接至芯片F1的FB引脚，第十电阻R10与第四电容C4的并联端还连接有第八电容C8并接地，第八电容 C8的另一端与芯片F1的TMR引脚相连；储能电路包括串联设置的第七电阻 R7与第七电容C7，第七电阻R7的另一端为输入端，第七电容C7另一端接地，以及第六二极管V6，第六二极管V6的负极与第七电阻R7的输入端相连，另一端连接在第七电阻R7与第七电容C7之间。

优选的是，所述储能电路包括串联设置的第七电阻R7与第七电容C7，第七电阻R7的另一端为输入端，第七电容C7另一端接地，以及第六二极管V6，第六二极管V6的负极与第七电阻R7的输入端相连，另一端连接在第七电阻R7 与第七电容C7之间。

在电路正常工作期间，芯片F1通过其内部的电压比较器将FB端由图2中电阻R8和R10分压得到反馈电压和1.25V的内部基准电压相比较来控制F1的 HGATE端电压输出，HGATE端电压决定外部场效应晶体管V1的导通程度，从而实现了电路在过压情况下的闭环调整。当输出发生过压情况时，在芯片F1 的TMR端的定时电容C8确定的定时周期内HGATE端控制场效应晶体管V1 继续导通，实际上V1没有完全导通，而是处于非完全导通的闭环调整状态，以保证系统在瞬时过压浪涌期间不中断工作。定时周期由电容C8确定，直到时间超过了设定的定时周期，HGATE端才控制场效应晶体管V1关断。取保护电路后面的DC/DC输入电压范围为9～36V，所以计算过压输出箝位电压Vreg 为35V时的R8和R10。

取通过电阻分压器R8和R10的电流为250Ma，R10＝1.25V/250μA＝5k Ω，实际取5.1kΩ，将R10＝5.1kΩ代入式(1)可以得到R8＝137.7kΩ，实际取137kΩ。同样，将输入过压点设置为78.5V，其电压通过电阻R5、R11分压后在F1的引脚电压为1.25V，输入欠压点设置为9V，其电压通过电阻 R4、R9分压后在F1的引脚电压为1.25V，通过计算可以选取R4＝180kΩ， R9＝30kΩ，R5＝620kΩ，R11＝10kΩ。

采样电阻R1两端的压降和内部50mV基准电压比较，当采样电阻上的压降大于50mV时电路进入过流保护，同时F1的TMR端的定时电容C8确定的定时周期开始计时。如果不用过流保护功能，只需将R1两端直接连接即可。设定DC/DC电路的额定输入电压为28V，正常工作电压范围9～36V，其额定输出负载为5V/10A。假设DC/DC电路的效率为85％，通过计算便可得到后端 DC/DC电路在9V电压下启动时的启动电流约为6.54A。考虑到设计余量，取过流保护门限值为10A，计算得到采样电阻R1＝50mV/10A＝5mΩ。

保护电路的故障时间由接在F1器件TMR端的电容C8来确定。在过压故障时间内，输出电压被箝位在电阻R8和R10所设定的35V。在过流故障时间内，输出电流被限流在电阻R1所设定的10A。当超过C8所设定的故障时间时F1 通过关断外部场效应晶体管V1来保护电路不受损坏。电容C8同样控制电路的冷却时间，当冷却时间结束后芯片F1将会自动重启。当发生过压或者过流时，内部电流源开始向电容C8充电，当F1的TMR端的电压V_TMR达到1.25V时，FLT端被置低电平，发出电源故障告警信号。从芯片F1的特性可知电容C8的充电电流与F1的VCC和V_OUT间的电压差之间的关系，以二者成正比为例， VCC和V_OUT间的电压差越大则电容C_TMR的充电电流越大。在过压保护情况取 VCC和V_OUT间的电压差为45V，根据芯片的工作时故障时间计算公司得到故障时间：

当V_TMR达到1.25V时，C_TMR的充电电流固定为5μA，故从FLT置低到c 场效应管V1关断之间的告警时间：

当V_TMR达到1.35V时，芯片F1会立即将外部的场效应管关断。为了保持电路的输入电压上有80V/50ms过压浪涌时其输出电压不中断，总的过压保护时间必须大于50ms，故总过压保护时间:T_OV＝T_flt+Twarning≥50ms

将式(2)和式(3)代入到式(4)中得到C_TMR≥0.829μF。为了保留设计余量，实际C8值可取1.1μF。将其依次代入到式(2)～(4)得到故障时间Tflt＝44.4ms，告警时间Twarning＝22ms，总过压保护时间T_OV＝66.4ms。

电路将在66.4ms内将输出电压钳位到35V后关断其输出；在输出短路的情况，电路将在14.6ms后关断其输出，并且都将在41.6s后自动重启；如果输入电压在冷却定时器周期结束时高于设置的输入过压门限78.5V，则图2中场效应晶体管V1将保持关断状态，直到输入过压情况被清除为止。

更加优选的是，第一场效应晶体管V1的最大漏源电压大于最大输入电压的 2倍。

在正常工作中，场效应晶体管V1完全导通，功率耗散非常少，但是在过压或过流故障期间，被动功率器件V1并没有立即关断，而是在线性区工作较长一段时间，场效应晶体管V1在关断前一直处于非完全导通的闭环调整状态，其功耗较大，对场效应晶体管V1的性能选取要符合一定的条件。选择N 沟道场效应晶体管的主要参数如下：导通电阻、最大漏源电压S、漏极连续工作电流、漏极脉冲工作电流、栅极门限电压和安全工作区曲线即SOA曲线。选取最大漏源电压大于最大输入电压的2倍，因为在输出短路或者输入过压情况时，输入电压全都降落在器件V1上；在输入短路时，输出端电容保持的电压全都压降在器件V2上；器件导通电流最好不要超过它的额定漏极电流值；安全工作区SOA曲线必须符合实际的使用环境。

故障时间C8的电容C_TMR的取值要根据计算出在过压或过流情况下场效应晶体管V1的功耗来计算，以确保场效应晶体管V1的结温不超过其最大可允许的结温Tj。下面分别计算在过压和输出短路情况下，场效应晶体管V1上面所承受的功率情况。在过压时，由于DC/DC(假设其效率为85％)负载为50W，同时其输入端的电压被钳位到35V，所以DC/DC输入端的电流I＝(50/0.85)/35 ＝1.68A，故取I为1.7A。此时V1承受的最大功耗P1＝(80V-35V)×1.7A ＝76.5W，在输出V_OUT＝0V的严重输出短路场合中，根据芯片F1的资料可以得出此时R1两端的最大压降从而可以计算得出V1承受的最大功率耗散P2；在输出过载或软短路期间，也根据芯片F1的资料可以得出此时R1两端的最大压降，进一步计算得出在输出过载或软短路期间V1承受的最大功耗；通过比较得出的结论是：在输出过载或软短路期间V1承受的最大功耗最大，因此，在结构设计时必须将器件V1的热量以尽量小的热阻耗散到周围空间。

要保障场效应晶体管V1的安全性，就必须让其工作在安全工作区内。场效应晶体管V1的选取要根据芯片F1的漏源电压、漏极电流、最大耗散功率及 SOA曲线进行。

由于可以通过控制芯片的HGATE引脚电压转换速率来限制至任何负载电容的浪涌电流。可以根据实际的需要来选择F1的HGATE引脚和地之间连接的外部电容C1的电容量大小。

经过上述计算，该电路可以有效防止输入电压极性反接导致设备损坏，抑制输入端的瞬态电压尖峰和浪涌电压，限制开机浪涌电流，钳位其输出电压到后级电路的安全工作电源电压范围内。对上述电路进行实验和仿真模拟，得到的结果与计算结果基本相同，也进一步验证了该技术方案的有效行。

上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims

1.一种机载抗浪涌有源钳位保护电路，其特征在于：其包括保险丝、电磁干扰滤波电路、中间保护电路和DC/DC变换器，其中中间保护电路具体包括尖峰抑制电路、输入过欠压防反接输出箝位及输出过流保护电路和储能电路；所述输入过欠压防反接输出箝位及输出过流保护电路包括：芯片，并联设置的第四电阻、第五电阻、第六电阻、第二电容、由串联设置的第一场效应晶体管、第二场效应晶体管、第一电阻、第八电阻和第十电阻构成的串联电路；第四电阻与第九电阻和第五电容形成的并联电路串联，第四电阻和第五电容形成的并联电路的另一端接地；第四电阻与第九电阻之间的连接端与芯片的UV引脚相连；第五电阻与第九电容和第十一电阻形成的并联电路串联后接地并与芯片的直流地引脚相连，第五电阻与第九电容的串联段还与芯片的OV引脚相连；第六电阻的另一端与第六电容和一双向瞬变抑制二极管构成的并联电路串联，第六电容的另一端接地，第六电阻与第六电容的串联点分别连接芯片的VCC引脚和SHDN引脚；第一场效应晶体管与第二场效应晶体管连接端连接芯片的SOURCE引脚，同时与第四稳压二极管和第五稳压二极管的正极连接，第四稳压二极管的负极与第一场效应晶体管V1的栅极相连，并与第三电阻串联后与芯片的HGATE引脚连接，同时，第三电阻的另一端与由第二电阻和第三二极管构成的并联电路串联后串接第一电容，第一电容的另一端接地；第五稳压二极管负极与第二场效应晶体管的栅极相连并连接至芯片的DGATE引脚；第一电阻与第八电阻之间的连接端连接至芯片的OUT引脚，第八电阻与第十电阻之间的连接端连接至芯片的FB引脚，第十电阻与第四电容的并联端还连接有第八电容并接地，第八电容的另一端与芯片的TMR引脚相连。

2.如权利要求1所述的机载抗浪涌有源钳位保护电路，其特征在：所述尖峰抑制电路为并联设置的第三电容、第四电容以及与双向瞬变抑制二极管构成的电路。

3.如权利要求1或2所述的机载抗浪涌有源钳位保护电路，其特征在于，所述储能电路包括串联设置的第七电阻与第七电容，第七电阻的另一端为输入端，第七电容另一端接地，以及第六二极管，第六二极管的负极与第七电阻的输入端相连，另一端连接在第七电阻与第七电容之间。

4.如权利要求3所述的机载抗浪涌有源钳位保护电路，其特征在于，第一场效应晶体管的最大漏源电压大于最大输入电压的2倍。