CN210894611U - 一种音频放大集成电路的测试系统 - Google Patents

Abstract

一种音频放大集成电路的测试系统，其包括测试机、FPGA芯片以及PC机；一测试机，与被测音频放大集成电路连接，用于模拟被测音频放大集成电路的运行环境；一FPGA芯片，与测试机和被测音频放大集成电路连接；用于将测试机输出的数字信号进行处理并写入被测音频放大集成电路；以及一PC机，与测试机通信连接，用于控制测试机；解决了传统的采用分立元件组成的外围电路将电压调整值写入被测音频放大集成电路的问题，从而简化了音频放大集成电路的测试系统。

Description

一种音频放大集成电路的测试系统

技术领域

本实用新型属于集成电路测试技术领域，尤其涉及一种音频放大集成电路的测试系统。

背景技术

目前，传统的应用于音频放大集成电路的测试系统，需要将电压调整值写入被测音频放大集成电路，以调整被测音频放大集成电路的BIAS管脚输出电压，然后通过测试BIAS管脚输出的电压值查看是否符合预期值，从而实现的偏置电压测试。

但是，在将电压调整值写入被测音频放大集成电路的过程中，采用分立元件组成的外围电路来完成该部分的工作，使音频放大集成电路的测试系统的构成更加臃肿、复杂。

实用新型内容

本实用新型的目的在于提供一种音频放大集成电路的测试系统，旨在解决传统的技术方案中存在的采用分立元件组成的外围电路将电压调整值写入被测音频放大集成电路导致测试系统的构成复杂化的问题。

第一方面，本公开实施例提供了一种音频放大集成电路的测试系统，其包括测试机、FPGA芯片以及PC机；一测试机，与被测音频放大集成电路连接，用于模拟被测音频放大集成电路的运行环境；一FPGA芯片，与测试机和被测音频放大集成电路连接，用于将测试机输出的数字信号进行处理并写入被测音频放大集成电路；以及一PC机，与测试机通信连接，用于控制测试机；其中，测试机包括：测试机主机，与PC机通信连接，用于接收指令以执行工作，并为被测音频放大集成电路提供测试电源；波形发生单元，与测试机主机和被测音频放大集成电路连接，用于生成测试波形；波形判定单元，与测试机主机和被测音频放大集成电路连接，用于接入被测音频放大集成电路输出的放大信号，并传输至测试机主机；以及数字信号发生单元，与测试机主机和FPGA芯片连接，用于产生数字信号。

结合第一方面，在第一方面的第一种实施方式中，FPGA芯片与被测音频放大集成电路基于SPI通讯协议进行同步串行通信连接。

结合第一方面的第一种实施方式，在第一方面的第二种实施方式中，数字信号为预设的电平时序信号。

结合第一方面的第二种实施方式，在第一方面的第三种实施方式中，应用于音频放大集成电路的测试系统还包括作为电压跟随器的运算放大器；运算放大器的同相输入端与被测音频放大集成电路的偏置电压管脚连接；运算放大器的反相输入端与运算放大器的输出端连接。

结合第一方面或者第一方面的第一种实施方式至第三种实施方式中的任一实施方式，在第一方面的第四种实施方式中，测试机主机为TR6850S型测试仪。

结合第一方面的第四种实施方式，在第一方面的第五种实施方式中，波形发生单元为测试仪的AWG板卡。

结合第一方面的第五种实施方式，在第一方面的第六种实施方式中，波形判定单元为测试仪的DIG板卡。

结合第一方面的第五种实施方式，在第一方面的第七种实施方式中，数字信号发生单元为测试仪的PEB板卡。

结合第一方面的第七种实施方式，在第一方面的第八种实施方式中，数字信号发生单元为测试仪的PEB64板卡。

结合第一方面或者第一方面的第一种实施方式至第三种实施方式中的任一实施方式，在第一方面的第九种实施方式中，测试波形为频率500Hz～1500Hz、幅值5mV～12mV的正弦波信号。

上述的用于音频放大集成电路的测试系统的装载于PC机的软件系统通过测试机主机控制数字信号发生单元，将数字信号发生单元的以向量程序形式预设的电平时序信号作为数字信号输出至FPGA芯片，FPGA芯片将接收到的数字信号进行解码后转化为电压调整值，并将该电压调整值以向量形式写入到被测音频放大集成电路，成功烧录后BIAS管脚即可输出预定的偏置电压，此时，可通过万用表等仪器测量偏置电压的大小，从而完成偏置电压的测试工作；解决了传统的采用分立元件组成的外围电路将电压调整值写入被测音频放大集成电路的问题，从而简化了音频放大集成电路的测试系统。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本公开一实施例提供的一种音频放大集成电路的测试系统的结构示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

图1示出了本公开实施例提供的一种音频放大集成电路的测试系统的结构示意图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：

一种音频放大集成电路的测试系统，其包括测试机100、FPGA芯片200以及PC机300；一测试机100，与被测音频放大集成电路400连接，用于模拟被测音频放大集成电路400的运行环境；一FPGA芯片200，与测试机100和被测音频放大集成电路400连接；用于将测试机100输出的数字信号进行处理并写入被测音频放大集成电路400；以及一PC机300，与测试机100通信连接，用于控制测试机100；其中，测试机100包括：测试机主机110，与PC机300通信连接，用于接收指令以执行工作，并为被测音频放大集成电路400提供测试电源；波形发生单元120，与测试机主机110和被测音频放大集成电路400连接，用于生成测试波形；波形判定单元130，与测试机主机110和被测音频放大集成电路400连接，用于接入被测音频放大集成电路400输出的放大信号，并传输至测试机主机110；以及数字信号发生单元140，与测试机主机110和FPGA芯片200连接，用于产生数字信号。

具体地，PC机300的测试机主机110为被测音频放大集成电路400提供测试所必需的工作电源，以模拟出被测音频放大集成电路400的正常上电工作状态，为后续的测试工作准备了必要条件。

PC机300装载有测试机100的软件系统，在测试人员的操作下，通过PC机300发出指令，测试机主机110执行该指令，并控制波形发生单元120输出测试波形至被测音频放大集成电路400的IN端口，此时，测试波形被送入被测音频放大集成电路400，并经其内部处理后从被测音频放大集成电路400的OUT端口输出的放大信号，被采集并接入波形判定单元130，利用波形判定单元130预置的函数库，对放大信号进行分析计算，从而得出被测音频放大集成电路400的信噪比、总谐波失真以及放大增益等音频参数，并通过测试机主机110传输至PC机300，并进行显示，从而完成对被测音频放大集成电路400的一部分测试工作。

被测音频放大集成电路400的另一部分测试工作：PC机300装载的软件系统通过测试机主机110控制数字信号发生单元140，将数字信号发生单元140的以向量程序形式预设的电平时序信号作为数字信号输出至FPGA芯片200，FPGA芯片200将接收到的数字信号进行解码后转化为电压调整值，并将该电压调整值以向量形式写入到被测音频放大集成电路400，成功烧录后BIAS管脚即可输出预定的偏置电压，此时，可通过万用表等仪器测量偏置电压的大小，从而完成该部分的测试工作。上述偏置电压的测试过程中，与采用分立元件相比，FPGA芯片200完成数字信号的转化，简化了外围的测试电路及其复杂程度。

在其中一种实施方式中，测试波形为频率500Hz～1500Hz、幅值5mV～12mV的正弦波信号

在其中一种实施方式中，测试波形为频率1000Hz、幅值10mV的正弦波信号。

具体地，正弦波信号为单一频率信号，其作为音频放大电路的输入信号时，可降低测试各种技术指标的难度；并且1000Hz频率处的总谐波失真最小，能够减小所测试的音频参数的误差。

在其中一种实施方式中，FPGA芯片200与被测音频放大集成电路400基于SPI通讯协议进行同步串行通信连接。

在其中一种实施方式中，数字信号为预设的电平时序信号。

在其中一种实施方式中，音频放大集成电路的测试系统还包括作为电压跟随器的运算放大器；运算放大器的同相输入端与被测音频放大集成电路400的偏置电压管脚连接；运算放大器的反相输入端与运算放大器的输出端连接。

具体地，在偏置电压的测试过程中，BIAS管脚驱动能力很弱，给直接测量偏置电压带来难度，利用电压跟随器的输入阻抗高的特点，通过电压跟随器可容易实现偏置电压的测量。

在其中一种实施方式中，测试机主机110为TR6850S型测试仪；波形发生单元120为测试仪的AWG板卡，可实现任意波形输出；波形判定单元130为测试仪的DIG板卡，具有波形判定单元130功能的数字化板卡；数字信号发生单元140为测试仪的PEB板卡，能够产生数字信号；数字信号发生单元140为测试仪的PEB64板卡，在PEB板卡的基础上，可实现8位并行测试，提高了测试效率。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种音频放大集成电路的测试系统，其特征在于，包括：

一测试机，与被测音频放大集成电路连接，用于模拟所述被测音频放大集成电路的运行环境；

一FPGA芯片，与所述测试机和所述被测音频放大集成电路连接，用于将所述测试机输出的数字信号进行处理并写入所述被测音频放大集成电路；以及

一PC机，与所述测试机通信连接，用于控制所述测试机；

其中，所述测试机包括：

测试机主机，与所述PC机通信连接，用于接收所述PC机的测试指令以执行工作，并为所述被测音频放大集成电路提供测试电源；

波形发生单元，与所述测试机主机和所述被测音频放大集成电路连接，用于生成测试波形；

波形判定单元，与所述测试机主机和所述被测音频放大集成电路连接，用于接入所述被测音频放大集成电路输出的放大信号，并传输至所述测试机主机；以及

数字信号发生单元，与所述测试机主机和所述FPGA芯片连接，用于产生所述数字信号。

2.如权利要求1所述的测试系统，其特征在于，所述FPGA芯片与所述被测音频放大集成电路基于SPI通讯协议进行同步串行通信连接。

3.如权利要求2所述的测试系统，其特征在于，所述数字信号为预设的电平时序信号。

4.如权利要求3所述的测试系统，其特征在于，还包括作为电压跟随器的运算放大器；

所述运算放大器的同相输入端与所述被测音频放大集成电路的偏置电压管脚连接，所述运算放大器的反相输入端与所述运算放大器的输出端连接。

5.如权利要求1至4任一项所述的测试系统，其特征在于，所述测试机主机为TR6850S型测试仪。

6.如权利要求5所述的测试系统，其特征在于，所述波形发生单元为所述测试仪的AWG板卡。

7.如权利要求5所述的测试系统，其特征在于，所述波形判定单元为所述测试仪的DIG板卡。

8.如权利要求5所述的测试系统，其特征在于，所述数字信号发生单元为所述测试仪的PEB板卡。

9.如权利要求8所述的测试系统，其特征在于，所述数字信号发生单元为所述测试仪的PEB64板卡。

10.如权利要求1至4任一项所述的测试系统，其特征在于，所述测试波形为频率500Hz～1500Hz、幅值5mV～12mV的正弦波信号。

Images