CN210838954U - 谐波电流抑制电路 - Google Patents
谐波电流抑制电路 Download PDFInfo
- Publication number
- CN210838954U CN210838954U CN201921534777.0U CN201921534777U CN210838954U CN 210838954 U CN210838954 U CN 210838954U CN 201921534777 U CN201921534777 U CN 201921534777U CN 210838954 U CN210838954 U CN 210838954U
- Authority
- CN
- China
- Prior art keywords
- inductor
- resistor
- capacitor
- harmonic current
- power line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/40—Arrangements for reducing harmonics
Abstract
本申请提出一种谐波电流抑制电路,抑制电路与电源连接,电源包括第一电源线和第二电源线,包括:第一电感L1,第一电感L1的第一端连接第一电源线;第二电感L2,第二电感L2的第一端连接第二电源线;电容组件C3,电容组件C3的第一端与第一电感L1的第二端连接,电容组件C3的第二端与第二电感L2的第二端连接。在本申请中,不采用差模电感,在调节需要抑制的谐波频率时,不会改变线圈的额定电流。
Description
技术领域
本申请涉及电路领域,特别涉及一种谐波电流抑制电路。
背景技术
随着科技的发展,越来越多的电力电子设备、家用电器、工业机器等非线性负荷接入电力系统,其产生的谐波电流对电网和其他设备的危害愈加严重,导致电能质量下降。所以,抑制谐波污染、改善供电质量成为迫切需要解决的问题。
在现有技术中,采用一个共模电感和两个差模电感串联,从而降低谐波电流,但是增加差模电感一般会通过减小线漆包线直径来增加差模感量和直流阻抗,而且直径越小允许通过的电流就越小。同样差模感量越大。
因此,在不改变线圈额定电流的情况下对谐波电流进行抑制,是本领域亟待解决的问题。
实用新型内容
本申请提供了一种谐波电流抑制电路,用于在不用改变线圈额定电流的情况下对某个频率点的谐波电流进行抑制。
为了解决上述问题,作为本申请的一个方面,提供了一种谐波电流抑制电路,抑制电路与电源连接,电源包括第一电源线和第二电源线,包括:
第一电感L1,第一电感L1的第一端连接第一电源线;
第二电感L2,第二电感L2的第一端连接第二电源线;
电容组件C3,电容组件C3的第一端与第一电感L1的第二端连接,电容组件C3的第二端与第二电感L2的第二端连接。
可选的,第一电感L1和第二电感L2的感抗值相等。
可选的,第一电感L1和第二电感L2形成共模电感。
可选的,还包括:第一电阻R1和/或第二电阻R2;
其中,第一电阻R1与第一电感L1串联;
第一电阻R1的一端与第一电源线连接,第一电阻R1的另一端与第一电感L1的第一端连接,或者,第一电阻R1的一端与第一电感的第二端连接,第一电阻的另一端与电容组件C3的第一端连接;
第二电阻R2与第二电感L2串联;
所述第二电阻R2的一端与所述第二电源线连接,所述第二电阻R2的另一端与所述第二电感L2的第一端连接,或者,所述第二电阻R2的一端与所述第二电感的第二端连接,所述第二电阻R2的另一端与所述电容组件C3的第二端连接。
可选的,当包括第一电阻R1时,还包括第一电容C1,第一电容C1与第一电阻R1并联;
和/或,
当包括第二电阻R2时,还包括第二电容C2,第二电容C2与第二电阻R2并联。
可选的,还包括:
第一电阻R1和第一电容C1,第一电阻R1和第一电容C1设置在第一电源线和电容组件C2之间,第一电阻R1、第一电容C1和第一电感L1相串联;
和/或,
第二电阻R2和第二电容C2,第二电阻R2和第二电容C2设置在第二电源线和电容组件C3之间,第二电阻R2、第二电容C2与第二电感L2相串联。
可选的,电容组件C3由一个第三电容组成;
或者,电容组件C3包括至少两个电容,至少两个电容相互串联或并联;
或者,电容组件C3包括至少三个电容,至少三个电容相互串并联。
可选的,电源为三相交流电源;
和/或,第一电源线为火线,第二电源线为零线。
可选的,还包括:
整流电路,整流电路的两个输入端与电容组件C3的两端相连接,整流电路与电容组件C3相互并联;
稳压电路,整流电路的两个输出端分别与稳压电路的两端相连接。
本申请提出了一种谐波电流抑制电路,通过相互串联的第一电感、第二电感和电容组件,由于不采用差模电感,因此在调节需要抑制的谐波频率时,不改变线圈的额定电流,即可对特定频率的谐波电流进行抑制。
附图说明
图1为一种谐波电流抑制电路的组成图;
图2为本申请实施例中一种谐波电流抑制电路的组成图;
图3为本申请实施例中另一种谐波电流抑制电路的组成图;
图4为本申请实施例中另一种谐波电流抑制电路的组成图;
图5为本申请实施例中另一种谐波电流抑制电路的组成图;
图6为本申请实施例中另一种谐波电流抑制电路的组成图;
图7为本申请实施例中另一种谐波电流抑制电路的组成图;
图8为本申请实施例中另一种谐波电流抑制电路的组成图;
图9为本申请实施例中另一种谐波电流抑制电路的组成图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚,下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
需要说明的是,本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、装置、产品或装置不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或装置固有的其它步骤或单元。
家用电器、工业机器等非线性符合接入电力系统后,其产生的谐波电流对电网和电网中的其他设备产生危害,为了抑制谐波电流,现有技术中往往采用一个共模电感和两个差模电感串联,从而降低谐波电流,谐波电流的频率并不是固定不变的,往往需要调节抑制谐波电流的频率,在采用差模电感抑制谐波电流的时候,当需要增加差模电感量的时候,往往需要通过减小漆包线的直径来增加差模电感量和直流阻抗,而直径越小虽然差模电感量越大,但允许通过的电流也越小,限制了用电功率。现有技术中还通过增加有功率矫正因数(Power Factor Corrtect,PFC)电路来抑制谐波电流,如图1所示,例如可以在火线ACL与零线ACN之间连接一个电容,然后连接共模电感后,再在火线和零线之间连接一个电容,再与整流电路DB连接,在整流电路DB后增加PFC电路,通过PFC使得“零”电源浮动,输入电路不会出现脉冲,而是平滑的,从而抑制谐波。采用PFC电路的问题在于需要额外增加控制电路,大幅度增加了成本,并且占用了印刷电路板的面积。
本申请提出一种谐波电流抑制电路,用于针对特定的频率点进行谐波电流抑制,并且不用改变线圈的额定电流,也不用额外增加PFC电路。
如图2所示,为本申请实施例中一种抑制谐波电路的示意图,本申请提出的一种谐波电流抑制电路中,所述抑制电路与电源连接,所述电源包括第一电源线和第二电源线,谐波电流抑制电路包括:第一电感L1,所述第一电感L1的第一端连接第一电源线;第二电感L2,所述第二电感L2的第一端连接第二电源线;电容组件C3,所述电容组件C3的第一端与所述第一电感L1的第二端连接,所述电容组件C3的第二端与所述第二电感L2的第二端连接;其中,所述电容组件C3的感抗为零。
在本申请中并未采用差模电感,第一电感L1和第二电感L2都不是差模电感,可以是普通电感或者是公模电感,假设需要抑制的谐波电流的频率为f,第一电感L1的电感量为L1,第二电感L2的电感量为L2,电容组件C3的电容量为C3,根据电路发生串联谐振时的条件串联电路的电抗等于零,即串联的L1、C3和L2的电抗之和等于零,即jwL1+jwL2+C3=0;进而jw(L1+L2)=j/(wC3),w为角速度,w=2πf,得到因此,根据该公式,可以在C3一定的情况下选择合适大小的L1和L3来抑制频率为f的谐波电流,或者是在L1和L2一定的情况下,选择合适大小的C3来抑制谐波电流。由于本申请中没有采用差模电感,因此再调节电感大小以抑制谐波电流的时候无需减小漆包线的直径来增加电感量,所以可以不用改变线圈的额定电流即可针对特定的频率进行谐波电流抑制。
更具体的,可以参看本申请附图3,在本实施例中以第一电源线为火线ACL,第二电源线为零线ACN为例(仅用作示例,不应限制本申请的保护范围),火线ACL以及零线ACN分别与整流电路DB的两端连接,整流电路用于连接稳压电路G,稳压电路G用于与负载连接,火线ACL和零线ACN通过整流电路整流DB和稳压电路G稳压后为负载通电,第一电感L1设置在火线与整流电路的第一连接线上,第二电感L2设置在零线CAN与整流电路的第二连接线上,电容组件C3的两端分别连接在第一连接线和第二连接线上,且C3的一端位于第一电感L1与整流电路DB之间、C3的另一端位于第二电感L2与整流电路DB之间,因此L1、L2与C3形成从火线ACL到零线ACN的串联电路。该串联电路作为谐波电流抑制电路,用于抑制频率为的谐波电流。
在一些可选的实施例中,所述第一电感L1和第二电感L2形成共模电感,在本实施例中,第一电感L1和第二电感L2缠绕在同一铁芯上,第一电感L1和第二电感L2的匝数相同且绕制相反,这样当电流经过共模电感时,电流在同相位绕制的电感线圈中产生反向的磁场而相互抵消。
在一些可选的实施例中,所述谐波电流抑制电路,请参考图4、图5和图6,还包括:第一电阻R1其中,所述第一电阻R1与所述第一电感L1串联;所述第一电阻R1的一端与所述第一电源线连接,所述第一电阻R1的另一端与所述第一电感L1的第一端连接,或者,所述第一电阻R1的一端与所述第一电感的第二端连接,所述第一电阻的另一端与所述电容组件C3的第一端连接;
在一些可选的实施例中,所述谐波电流抑制电路,请参考图4、图5和图6,还包括:第二电阻R2;所述第二电阻R2与所述第二电感L2串联;所述第二电阻R2的一端与所述第二电源线连接,所述第二电阻R2的另一端与所述第二电感L2的第一端连接,或者,所述第二电阻R2的一端与所述第二电源线连接,所述第二电阻R2的另一端与所述第二电感L2的第一端连接,或者,所述第二电阻R2的一端与所述第二电感的第二端连接,所述第二电阻R2的另一端与所述电容组件C3的第二端连接。
具体的,在本实施例中,设置第一电阻R1和第二电阻R2的作用在于增加谐波电流抑制电路的阻抗,阻抗越大输入电流就越平滑,谐波电流越小,从而改善输入电流的波形。
在一些可选的实施例中,如图7和图8所述当包括第一电阻R1时,还包括第一电容C1,所述第一电容C1与所述第一电阻R1并联;和/或,当包括第二电阻R2时,还包括第二电容C2,所述第二电容C2与所述第二电阻R2并联。
具体的,第一电容C1、第一电阻R1和第一电感L1组成第一组件,通过设置第一电容C1从而调节第一组件的容抗,调节第一组件的总电抗,类似的,第二电容C2也是用于调节总电抗,从而改变谐波电流抑制电路的最佳抑制频率点。
在一些可选的实施例中,还包括:第一电阻R1和第一电容C1,所述第一电阻R1和第一电容C1设置在所述第一电源线和所述电容组件C2之间,所述第一电阻R1、所述第一电容C1和所述第一电感L1相串联;在实施例中,第一电感L1、第一电阻R1和第一电容C1彼此相互串联,但串联的先后顺序并不做限制。
在一些可选的实施例中,第二电阻R2和第二电容C2,所述第二电阻R2和第二电容C2设置在所述第二电源线和所述电容组件C3之间,所述第二电阻R2、所述第二电容C2与所述第二电感L2相串联。
在一些可选的实施例中,所述电容组件C3由一个第三电容组成;
或者,所述电容组件C3包括至少两个电容,至少两个电容相互串联或并联;
或者,所述电容组件C3包括至少三个电容,至少三个电容相互串并联。
在一些可选的实施例中,所述电源为三相交流电源,本申请提出的谐波电流抑制电路可用于三相交流电源;可选的,所述第一电源线为火线,所述第二电源线为零线。
在一些可选的实施例中,请参考图8,还包括:整流电路DB,所述整流电路DB的两个输入端与电容组件C3的两端相连接,所述整流电路DB与所述电容组件C3相互并联;所述整流电路的两个输出端分别与稳压电路G的两端相连。具体的,当需要连接负载时,负载并联在稳压电路G的两端。
为了更好的说明本申请提出的抑制谐波电流的电路,请参看附图9。
本申请提出的抑制谐波电流的电路中第一阻抗件Z1、第二阻抗件Z2和第三阻抗件Z3,其中第一电阻R1与第一电容C1并联之后再与第一电感L1串联,第二电阻R2与第二电容C2并联之后再与第二电感L2串联,第三阻抗件Z3由电容组件C3组成。
本发明中设置第一电感、第二电感和电容组件,并且增加电阻提高抑制谐波电流的电路的阻抗,而现有技术中抑制谐波电流的方案只有感抗增加,阻抗很难增加,提高差模电感的阻抗需要减小额定电流,本申请不会降低额定电流,并且电阻的尺寸明显小于差模电感,本申请具有成本优势并节省空间。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (7)
1.一种谐波电流抑制电路,所述抑制电路与电源连接,所述电源包括第一电源线和第二电源线,其特征在于,包括:
第一电感L1,所述第一电感L1的第一端连接第一电源线;
第二电感L2,所述第二电感L2的第一端连接第二电源线;
电容组件C3,所述电容组件C3的第一端与所述第一电感L1的第二端连接,所述电容组件C3的第二端与所述第二电感L2的第二端连接;
还包括:第一电阻R1和/或第二电阻R2;
其中,所述第一电阻R1与所述第一电感L1串联;
所述第一电阻R1的一端与所述第一电源线连接,所述第一电阻R1的另一端与所述第一电感L1的第一端连接,或者,所述第一电阻R1的一端与所述第一电感L1的第二端连接,所述第一电阻R1的另一端与所述电容组件C3的第一端连接;
所述第二电阻R2与所述第二电感L2串联;
所述第二电阻R2的一端与所述第二电源线连接,所述第二电阻R2的另一端与所述第二电感L2的第一端连接,或者,所述第二电阻R2的一端与所述第二电感的第二端连接,所述第二电阻R2的另一端与所述电容组件C3的第二端连接;或者,
还包括:
第一电阻R1和第一电容C1,所述第一电阻R1和第一电容C1设置在所述第一电源线和所述电容组件C2之间,所述第一电阻R1、所述第一电容C1和所述第一电感L1相串联;
和/或,
第二电阻R2和第二电容C2,所述第二电阻R2和第二电容C2设置在所述第二电源线和所述电容组件C3之间,所述第二电阻R2、所述第二电容C2与所述第二电感L2相串联。
2.根据权利要求1所述的谐波电流抑制电路,其特征在于,
所述第一电感L1和第二电感L2的感抗值相等。
3.根据权利要求1-2任一项所述的谐波电流抑制电路,其特征在于,
所述第一电感L1和第二电感L2形成共模电感。
4.根据权利要求1所述的谐波电流抑制电路,其特征在于,
当包括第一电阻R1时,还包括第一电容C1,所述第一电容C1与所述第一电阻R1并联;
和/或,
当包括第二电阻R2时,还包括第二电容C2,所述第二电容C2与所述第二电阻R2并联。
5.根据权利要求1所述的谐波电流抑制电路,其特征在于,
所述电容组件C3由一个第三电容组成;
或者,所述电容组件C3包括至少两个电容,至少两个电容相互串联或并联;
或者,所述电容组件C3包括至少三个电容,至少三个电容相互串并联。
6.根据权利要求1所述的谐波电流抑制电路,其特征在于,
所述电源为三相交流电源;
和/或,所述第一电源线为火线,所述第二电源线为零线。
7.根据权利要求1所述的谐波电流抑制电路,其特征在于,还包括:
整流电路,所述整流电路的两个输入端与电容组件C3的两端相连接,所述整流电路与所述电容组件C3相互并联;
稳压电路,所述整流电路的两个输出端分别与稳压电路的两端相连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921534777.0U CN210838954U (zh) | 2019-09-16 | 2019-09-16 | 谐波电流抑制电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921534777.0U CN210838954U (zh) | 2019-09-16 | 2019-09-16 | 谐波电流抑制电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210838954U true CN210838954U (zh) | 2020-06-23 |
Family
ID=71265207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921534777.0U Expired - Fee Related CN210838954U (zh) | 2019-09-16 | 2019-09-16 | 谐波电流抑制电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210838954U (zh) |
-
2019
- 2019-09-16 CN CN201921534777.0U patent/CN210838954U/zh not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20130049918A1 (en) | Common Mode Choke Apparatus and Method | |
TWI497908B (zh) | 改善濾波器性能的方法及功率變換裝置 | |
US20170230027A1 (en) | Device and method for filtering electromagnetic interference | |
EP2876794B1 (en) | Input EMI filter and method for motor drive including an active rectifier | |
CN102386760A (zh) | 一种变频器多级emi滤波电路 | |
JP2008245037A (ja) | ノイズフィルタ | |
CN203554278U (zh) | 一种家用电器及其emi滤波电路 | |
CN112234824B (zh) | 一种dc/dc变换器及通信电源 | |
US5663636A (en) | Method for reducing waveform distortion in an electrical utility system and circuit for an electrical utility system | |
CN210838954U (zh) | 谐波电流抑制电路 | |
KR100990329B1 (ko) | 고조파 제거 가능한 3상 정전압장치 | |
CN210041770U (zh) | 一种高低频段滤波装置及电器设备 | |
CN210743711U (zh) | 共模电感结构 | |
CN210490474U (zh) | 一种三相四线通用滤波器的设计电路 | |
CN107069730A (zh) | 大电流无磁芯emc滤波器 | |
CN102244469A (zh) | 可抑制电流谐波的开关电源 | |
CN202334291U (zh) | 一种变频器多级emi滤波电路 | |
CN218276459U (zh) | 滤波电路、供电模组及空调器 | |
KR20130006019U (ko) | 씨엠/디엠 일체형 이엠아이필터 | |
Vinayaka et al. | Performance Analysis of Harmonic Suppression Techniques | |
CN218897168U (zh) | 一种清洗机的电机滤波电路 | |
KR101328329B1 (ko) | 전자기 간섭 필터 | |
CN209692718U (zh) | 滤波装置和电气设备 | |
CN214848137U (zh) | 共模电感组件、滤波电路及家用空调 | |
CN217282701U (zh) | 供电处理装置及供电系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200623 |