CN210605684U

CN210605684U - 一种基于fpga的96位内存系统

Info

Publication number: CN210605684U
Application number: CN201921530442.1U
Authority: CN
Inventors: 王星辰; 谢志君; 郭树印
Original assignee: Shenzhen Huidu Software Co ltd
Current assignee: Shenzhen Huidu Technology Co ltd
Priority date: 2019-09-16
Filing date: 2019-09-16
Publication date: 2020-05-22
Anticipated expiration: 2029-09-16

Abstract

本实用新型公开了一种基于FPGA的96位内存系统，包括FPGA芯片和分别连接至所述FPGA芯片的96位内存模块和数据读写模块。本实用新型通过提供一种基于FPGA的96位内存系统，解决了现有技术中当数据量过大时，内存的缓存速度不够造成数据处理异常的技术问题，实现了增强数据处理能力并提供了系统兼容性的技术效果。

Description

一种基于FPGA的96位内存系统

技术领域

本实用新型实施例涉及一种计算机数据存储技术，尤其涉及一种基于FPGA的96位内存系统。

背景技术

从1995至2005年，计算机操作系统从16位到32位，随后，64位运算逐渐流向个人计算机出现在2003年，并在2006年，转向EM64T处理器，且x86-64处理器在顶级的PC中遂渐普及，然而，64位操作系统从推出到现在已经15年的时间，而市场上我们仍然看不到128位的操作系统，一方面、从内存寻址方面来看，32位系统的最大寻址空间是2的32次方＝4294967296(bit)＝4(GB)左右，而64位系统的最大寻址空间的寻址空间则达到了2的64次方＝4294967296(bit)的32次方＝数值大于1亿GB。换而言之，就是说windows32位的处理器最大只支持到4G内存，而windows 64位最大支持的内存高达亿位数。已经远远超过现在计算机内存配置。再研发128位操作系统没有意义，从而导致目前市场上主要是16bit和32bit的内存，各内存厂家也没有生产更高位宽的内存，而主控部分的地址也没有能支持到64bit以上的。

实用新型内容

本实用新型提供一种可以增加数据处理能力的基于FPGA的96位内存系统。

第一方面，本实用新型实施例提供了一种基于FPGA的96位内存系统，包括FPGA芯片和分别连接至所述FPGA芯片的96位内存模块和数据读写模块。

进一步的，所述FPGA芯片包括触发器和输入输出引脚。

进一步的，所述触发器包括时钟信号端口、复位端口、置位端口、使能端口、输入数据端口和输出端口，用于存储所述数据读写模块发送的数据。

进一步的，所述输入输出引脚用于接收所述数据读写模块发送的数据和发送数据到所述96位内存模块。

进一步的，所述96位内存模块包括2个16位同步动态随机存取内存和2个32位同步动态随机存取内存。

进一步的，所述96位内存模块包括2个8位同步动态随机存取内存、1个16位同步动态随机存取内存和2个32位同步动态随机存取内存。

进一步的，所述96位内存模块包括4个16位同步动态随机存取内存和1个32位同步动态随机存取内存。

进一步的，所述96位内存模块包括1个16位同步动态随机存取内存、1个32位同步动态随机存取内存和6个8位同步动态随机存取内存。

进一步的，所述96位内存模块包括2个16位同步动态随机存取内存、1个32位同步动态随机存取内存和4个8位同步动态随机存取内存。

本实用新型通过提供一种基于FPGA的96位内存系统，解决了现有技术中当数据量过大时，内存的缓存速度不够造成数据处理异常的技术问题，实现了增强数据处理能力并提供了系统兼容性的技术效果。

附图说明

图1为本实用新型实施例一提供的一种基于FPGA的96位内存系统的结构示意图；

图2为本实用新型实施例二中提供的一种基于FPGA的96位内存系统的结构示意图；

图3为本实用新型实施例二的替代实施例中提供的一种96位内存模块的结构示意图；

图4为本实用新型实施例二的替代实施例中提供的另一种96位内存模块的结构示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

实施例一

图1为本实用新型实施例一提供的一种基于FPGA的96位内存系统的结构示意图。如图1所示，一种基于FPGA的96位内存系统100，包括FPGA芯片110和分别连接至所述FPGA芯片110的96位内存模块120和数据读写模块130。

具体的,现场可编程门阵列(Field-Programmable Gate Array，FPGA)FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。以硬件描述语言(Verilog或VHDL)所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA上进行测试，是现代IC设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路(比如AND、OR、XOR、NOT)或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器(Flip－flop)或者其他更加完整的记忆块。系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。FPGA一般来说比ASIC(专用集成电路)的速度要慢，实现同样的功能比ASIC电路面积要大。但是他们也有很多的优点比如可以快速成品，可以被修改来改正程序中的错误和更便宜的造价。厂商也可能会提供便宜的但是编辑能力差的FPGA。因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的FPGA上完成的，然后将设计转移到一个类似于ASIC的芯片上。另外一种方法是用CPLD(Complex ProgrammableLogic Device，复杂可编程逻辑器件)。

在本实施例中，当需要存储的数据由CPU传输到FPGA芯片110时，经过FPGA芯片110内部的数据分析处理将需要存储的数据存入96位内存模块120中；当需要读取96位内存模块120中的数据时，通过数据读写模块130传输数据到FPGA芯片110，再由FPGA芯片110传输到CPU中。这里所指的数据读写模块130可以是位于96位内存模块120中的一种存储器，用于存储数据。

本实用新型实施例一的有益效果在于通过构建一种基于FPGA的96位内存系统，解决了现有技术中当数据量过大时，内存的缓存速度不够造成数据处理异常的技术问题，实现了增强数据处理能力并提供了系统兼容性的技术效果。

实施例二

本实用新型实施例二是在实施例一的基础上做的进一步优化。图2为本实用新型实施例二提供的一种基于FPGA的96位内存系统的结构示意图。如图2所示，本实施例中的基于FPGA的96位内存系统200，包括FPGA芯片210和分别连接至所述FPGA芯片210的96位内存模块220和数据读写模块230。

在本实施例中，所述FPGA芯片210包括触发器211和输入输出引脚212。

在本实施例中，所述触发器211包括时钟信号端口、复位端口、置位端口、使能端口、输入数据端口和输出端口，用于存储所述数据读写模块230发送的数据。

具体的，触发器是SQL server(SQL Server是Microsoft公司推出的关系型数据库管理系统。具有使用方便可伸缩性好与相关软件集成程度高等优点，可跨越从运行Microsoft Windows 98的膝上型电脑到运行Microsoft Windows 2012的大型多处理器的服务器等多种平台使用)提供给程序员和数据分析员来保证数据完整性的一种方法，它是与表事件相关的特殊的存储过程，它的执行不是由程序调用，也不是手工启动，而是由事件来触发，比如当对一个表进行操作(insert，delete，update)时就会激活它执行。触发器经常用于加强数据的完整性约束和业务规则等。触发器可以从DBA_TRIGGERS，USER_TRIGGERS数据字典中查到。SQL3的触发器是一个能由系统自动执行对数据库修改的语句。触发器可以查询其他表，而且可以包含复杂的SQL语句。它们主要用于强制服从复杂的业务规则或要求。例如:您可以根据客户当前的帐户状态，控制是否允许插入新订单。触发器也可用于强制引用完整性，以便在多个表中添加、更新或删除行时，保留在这些表之间所定义的关系。然而，强制引用完整性的最好方法是在相关表中定义主键和外键约束。如果使用数据库关系图，则可以在表之间创建关系以自动创建外键约束。触发器与存储过程的唯一区别是触发器不能执行EXECUTE语句调用，而是在用户执行Transact-SQL语句时自动触发执行具体的，时钟信号端口用于传输时钟信号，在数字电路中,时钟是整个电路最重要、最特殊的信号。系统内大部分器件的动作都是在时钟的跳变沿上进行,这就要求时钟信号时延差要非常小,否则就可能造成时序逻辑状态出错.时钟信号通常是系统中频率最高的信号.时钟信号通常是负载最重的信号,所以要合理分配负载。出于这样的考虑在FPGA这类可编程器件内部一般都设有数量不等的专门用于系统时钟驱动的全局时钟网络。

具体的，复位端口用于传输复位信号，复位信号可以是高电平也可以是低电平复位。并且电路分外部信号的硬件电路复位和内部信号的软件复位。当使用外部硬件复位时，若用到外部信号复位，最好留一个全局时钟的引脚。一般情况下主要根据程序运行情况及外围电路的需要来判断是否需要内部软件复位。若外围电路有需要上电一段时间后才正常运行的，那就最好加入一个内部的软件复位，主要在一段延时前复位后才正常运行程序。若不用复位，可以在HDL文件中为寄存器赋初值。

具体的，置位端口用于传输置位信号，举例来说，SR触发器它的输出在复位的时候为0,置位的时候输出为1,这个SR触发器有两个控制输出状态的引脚R(复位)跟S(置位),R脚为1时,SR触发器强制输出0(在满足输入信号符合高低电平的要求下，不管S脚什么状态),如果R脚为0时,S脚为1,SR触发器被触发,输出1,触发后,只要R脚一直是0,不管S脚怎样变化,SR触发器输出都不变,为1。置位需要强制性给定一个输入。而复位却可以在循环程序里使用。举个例子。可以把输入全置1。但复位却可以无限次的把输入置1。只要不跳出循环，当预定义的置位值和复位置等价，那复位可以看成无限次的自动置位。

具体的，使能端口用于传输控制信号，使能是指负责控制信号的输入和输出，是一个动词，使能通俗点说就是一个"允许"信号，进给使能也就是允许进给的信号，也就是说当进给使能信号有效的时候电机才能转动。一般的数控系统会将电机的进给使能信号跟急停开关和行程限位开关串联起来，当按下急停开关或者机床运转超出行程后，进给使能信号被断开，电机不能继续转动，从而保护机床在安全的行程内运行。使能应用范围也很广，不仅限于机电行业，例如在wap也用到了信号的使能。在单片机，数字电路方面应用很广泛。比如，数电的触发器，计数器，都会有一个使能端，控制其工作。

在本实施例中，所述输入输出引脚212用于接收所述数据读写模块230发送的数据和发送数据到所述96位内存模块220。

在本实施例中，这里所指的数据读写模块230可以是位于96位内存模块220中的一种存储器，用于存储数据。

图3为本实用新型实施例二提供的替代实施例中96位内存模块的结构示意图。如图3所示，所述96位内存模块300包括2个16位同步动态随机存取内存310和2个32位同步动态随机存取内存320。

图4位本实用新型实施例二提供的替代实施例中另一种96位内存模块的结构示意图。如图4所示，所述96位内存模块400还可以包括2个8位同步动态随机存取内存410、1个16位同步动态随机存取内存420和2个32位同步动态随机存取内存430。

在本实施例中，所述96位内存模块220还可以包括4个16位同步动态随机存取内存和1个32位同步动态随机存取内存。

在本实施例中，所述96位内存模块220还可以包括1个16位同步动态随机存取内存、1个32位同步动态随机存取内存和6个8位同步动态随机存取内存。

在本实施例中，所述96位内存模块220还可以包括2个16位同步动态随机存取内存、1个32位同步动态随机存取内存和4个8位同步动态随机存取内存。

本实用新型实施例二的有益效果在于通过提供一种基于FPGA的96位内存系统，解决了现有技术中当数据量过大时，内存的缓存速度不够造成数据处理异常的技术问题，通过提升内存系统的位宽实现了增强数据处理能力并提供了系统兼容性的技术效果。

通过以上关于实施方式的描述，所属领域的技术人员可以清楚地了解到，本实用新型可借助软件及必需的通用硬件来实现，当然也可以通过硬件实现，但很多情况下前者是更佳的实施方式。基于这样的理解，本实用新型的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如计算机的软盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(Random Access Memory,RAM)、闪存(FLASH)、硬盘或光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本实用新型各个实施例所述的方法。

值得注意的是，上述基于FPGA的96位内存系统的实施例中，所包括的各个单元和模块只是按照功能逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即可；另外，各功能单元的具体名称也只是为了便于相互区分，并不用于限制本实用新型的保护范围。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims

1.一种基于FPGA的96位内存系统，其特征在于，包括FPGA芯片和分别连接至所述FPGA芯片的96位内存模块和数据读写模块，所述96位内存模块包括4个16位同步动态随机存取内存和1个32位同步动态随机存取内存。

2.根据权利要求1所述的一种基于FPGA的96位内存系统，其特征在于，所述FPGA芯片包括触发器和输入输出引脚。

3.根据权利要求2所述的一种基于FPGA的96位内存系统，其特征在于，所述触发器包括时钟信号端口、复位端口、置位端口、使能端口、输入数据端口和输出端口，用于存储所述数据读写模块发送的数据。

4.根据权利要求2所述的一种基于FPGA的96位内存系统，其特征在于，所述输入输出引脚用于接收所述数据读写模块发送的数据和发送数据到所述96位内存模块。

5.根据权利要求1所述的一种基于FPGA的96位内存系统，其特征在于，所述96位内存模块包括2个16位同步动态随机存取内存和2个32位同步动态随机存取内存。

6.根据权利要求1所述的一种基于FPGA的96位内存系统，其特征在于，所述96位内存模块包括2个8位同步动态随机存取内存、1个16位同步动态随机存取内存和2个32位同步动态随机存取内存。

7.根据权利要求1所述的一种基于FPGA的96位内存系统，其特征在于，所述96位内存模块包括1个16位同步动态随机存取内存、1个32位同步动态随机存取内存和6个8位同步动态随机存取内存。

8.根据权利要求1所述的一种基于FPGA的96位内存系统，其特征在于，所述96位内存模块包括2个16位同步动态随机存取内存、1个32位同步动态随机存取内存和4个8位同步动态随机存取内存。