CN210514613U

CN210514613U - 一种雷达调频测距的预处理系统

Info

Publication number: CN210514613U
Application number: CN201921012061.4U
Authority: CN
Inventors: 马飞; 朱海彤; 张强
Original assignee: Leihua Electronic Technology Research Institute Aviation Industry Corp of China
Current assignee: Leihua Electronic Technology Research Institute Aviation Industry Corp of China
Priority date: 2019-07-02
Filing date: 2019-07-02
Publication date: 2020-05-12
Anticipated expiration: 2029-07-02

Abstract

公开了一种雷达调频测距的预处理系统，该系统包括：发射机，被配置为发射第一线性调频信号；接收机，被配置为接收由目标反射的第一线性调频信号；其中，所述雷达调频测距的预处理系统还包括：第二线性调频信号发生器，被配置为生成第二线性调频信号；以及混频器，被配置为使所述第二线性调频信号与由所述接收机接收的第一线性调频信号进行混频。根据本实用新型的雷达调频测距的预处理系统将发射路的线性调频信号和接收路的线性调频信号进行分开可控，实现了设计的灵活性。

Description

一种雷达调频测距的预处理系统

技术领域

本专利属于雷达技术领域，尤其涉及雷达调频测距的预处理系统。

背景技术

线性调频测距技术是通过发射一种线性调频信号，该信号是按斜率变化的单脉冲信号。系统天线接收到的该信号的回波信号与原发射信号相混频，由于经过一段时间的延时，回波信号的频率不同于发射信号的频率，则在混频后得到的二者之间的差值的大小与该系统到目标的距离有关，测定该差值，就可以获得该系统到目标的距离。如果目标相对于系统是运动的，则根据多普勒效应，还可以获得目标的径向速度。

传统方案采用本振调制，一个本振分为两路，分别送给发射路和接收路，要求发射激励通路的频率和接收中频的频率为同一中心频率，实现时收发要做好良好的隔离，同时该方法混频方式都是以模拟方式实现，频率比较固定，不灵活。因此进行一种实用新型设计，将发射路的线性调频信号和接收路的线性调频信号进行分开可控，实现设计的灵活性。

实用新型内容

根据本实用新型的一个方面，提供了一种雷达调频测距的预处理系统，该系统包括：发射机，被配置为发射第一线性调频信号；接收机，被配置为接收由目标反射的第一线性调频信号；其中，所述雷达调频测距的预处理系统还包括：第二线性调频信号发生器，被配置为生成第二线性调频信号；以及混频器，被配置为使所述第二线性调频信号与由所述接收机接收的第一线性调频信号进行混频。

优选地，该系统还包括：AD9914芯片，所述AD9914芯片被配置为产生线性调频信号。

优选地，该系统还包括：频综器，所述线性调频信号经由所述频综器上变频为所述第一线性调频信号。

优选地，该系统还包括：频综器，所述接收机接收的由目标反射的第一线性调频信号经由所述频综器下变频。

优选地，所述第二线性调频信号发生器为FPGA内的IP核dds_compiler。

优选地，所述AD9914芯片的寄存器0x00被配置为0x00018308,0x01被配置为0x00882900,0x04被配置为所需要的下限截止频率，0x05被配置为所需要的上限截止频率，0x06被配置为所需要的上升数字斜坡步长，0x07被配置为所需要的下降数字斜坡步长，0x08被配置为所需要的数字斜坡速率，0x0C被配置为所需要的数字斜坡速率。

优选地，所述IP核DDS Compiler的Configuration Options被配置为PhaseGenerator and SIN COS LUT,System clock(MHz)被配置为200，Number of Channels 被配置为1，Mode of Operation被配置为Standard,Parameter Selection被配置为Hardware Parameters,Noise Shaping被配置为None,Phase Width被配置为48，OutputWidth被配置为16；Phase Increment Programmability被配置为Streaming,Phase OffsetProgrammability被配置为none,Output被配置为Sine and Cosine。

根据本实用新型的雷达调频测距的预处理系统将发射路的线性调频信号和接收路的线性调频信号进行分开可控，实现了设计的灵活性。

参考附图，根据以下对示例性实施例的描述，本实用新型的其他特征将变得清楚。

附图说明

图1示出了雷达调频测距预处理系统的框架图。

具体实施方式

以下，参考附图描述根据本发明的实施例，但是应当理解，以下的描述仅仅是示例性的，并且不是要将本发明限制到以下实施例。

根据本发明的系统易受许多变化的影响，为了清楚而简要的描述，系统的许多描述被简化了。许多描述使用了特定标准的结构和术语。然而，所公开的系统可以更广泛地应用。

本领域的技术人员将理解，结合此处公开的实施例所描述的各种示例性的逻辑框、模块、单元和算法步骤可以经常被实施为电子硬件、计算机软件或两者的结合。为了清楚地示出硬件与软件的这一互换性，以下对于各种示例性的组件、框、模块和步骤就其功能进行了整体的描述。这样的功能被实施为硬件还是软件，取决于施加在系统整体上的具体的约束。技术人员可以对于各个具体的系统以不同的方式实施所描述的功能，但这样的实施方式决策不应被解释为导致偏离本发明的范围。此外，单元、模块、框或步骤的功能分组是为了描述简单。具体的功能或步骤可以从一个单元、模块或框移出，而不偏离本发明。

提供对公开的实施方式的以下描述，以使得本领域的任何技术人员能够完成或使用本发明。对这些实施例的各种修改对于本领域的技术人员将是显然的，并且此处所描述的一般原理可以被应用于其它实施例，而不偏离本发明的精神或范围。因此，本技术不限于以下所描述的具体示例。因此，应理解此处给出的说明书和附图代表本发明目前优选的实施方式，并因此代表了由本发明广泛地构想的主题。进一步地，应理解本发明的范围充分地包含其它对本领域的技术人员可能是显然的实施方式，并且因此，本发明的范围只由所附的权利要求限制。

如图1所示，其示出了雷达调频测距预处理系统的框架图，AD9914芯片产生线性调频信号经由频综器上变频(将信号转换为更高频信号)，然后经过发射机增大功率发射出去，发射的信号碰到目标后反射回来，经由接收机、频综器变为低频信号，此低频信号与FPGA内的IP核dds_compiler产生的线性调频信号进行混频，然后通过低通滤波、降采样等预处理提取到目标信号。

AD9914芯片产生线性调频信号及FPGA内IP核dds_compiler产生线性调频信号可以通过以下步骤完成：

第一步：配置AD9914芯片的寄存器0x00为0x00018308,0x01为0x00882900,0x04为所需要的下限截止频率，0x05为所需要的上限截止频率，0x06为所需要的上升数字斜坡步长，0x07为所需要的下降数字斜坡步长，0x08为所需要的数字斜坡速率， 0x0C为所需要的数字斜坡速率。

第二步：打开IP核DDS Compiler(6.0),在Configuration中，置ConfigurationOptions为Phase Generator and SIN COS LUT,System clock(MHz)为200，Number ofChannels为1，Mode of Operation为Standard,Parameter Selection为HardwareParameters,Noise Shaping为None,Phase Width为48，Output Width为16；置PhaseIncrement Programmability为Streaming,Phase Offset Programmability为none,Output 为Sine and Cosine。

第三步：用同一个帧信号的高电平作为AD9914芯片产生线性调频的IO UPDATE 信号及DDS Compiler(6.0)产生线性调频的更新信号以实现两个信号的同步。

以上已经参考附图描述了根据本实用新型的示例性实施例，但是应当理解，所附权利要求的范围应被赋予最宽泛的解释，以包含所有这些修改以及等同的结构和功能。

Claims

1.一种雷达调频测距的预处理系统，其特征在于，包括：

发射机，被配置为发射第一线性调频信号；

接收机，被配置为接收由目标反射的第一线性调频信号；

其中，所述雷达调频测距的预处理系统还包括：

第二线性调频信号发生器，被配置为生成第二线性调频信号；以及

混频器，被配置为使所述第二线性调频信号与由所述接收机接收的第一线性调频信号进行混频。

2.根据权利要求1所述的雷达调频测距的预处理系统，其特征在于，包括：

AD9914芯片，所述AD9914芯片被配置为产生线性调频信号。

3.根据权利要求2所述的雷达调频测距的预处理系统，其特征在于，包括：

频综器，所述线性调频信号经由所述频综器上变频为所述第一线性调频信号。

4.根据权利要求1所述的雷达调频测距的预处理系统，其特征在于，包括：

频综器，所述接收机接收的由目标反射的第一线性调频信号经由所述频综器下变频。

5.根据权利要求1所述的雷达调频测距的预处理系统，其特征在于，所述第二线性调频信号发生器为FPGA内的IP核dds_compiler。

6.根据权利要求2所述的雷达调频测距的预处理系统，其特征在于，所述AD9914芯片的寄存器0x00被配置为0x00018308,0x01被配置为0x00882900,0x04被配置为所需要的下限截止频率，0x05被配置为所需要的上限截止频率，0x06被配置为所需要的上升数字斜坡步长，0x07被配置为所需要的下降数字斜坡步长，0x08被配置为所需要的数字斜坡速率，0x0C被配置为所需要的数字斜坡速率。

7.根据权利要求5所述的雷达调频测距的预处理系统，其特征在于，所述IP核DDSCompiler的Configuration Options被配置为Phase Generator and SIN COS LUT,Systemclock(MHz)被配置为200，Number of Channels被配置为1，Mode of Operation被配置为Standard,Parameter Selection被配置为Hardware Parameters,Noise Shaping被配置为None,Phase Width被配置为48，Output Width被配置为16；Phase IncrementProgrammability被配置为Streaming,Phase Offset Programmability被配置为none,Output被配置为Sine and Cosine。