CN209881094U - 高复合效率的vcsel芯片 - Google Patents

Abstract

本实用新型涉及激光芯片技术领域，尤其涉及高复合效率的VCSEL芯片，VCSEL芯片包括衬底、外延层和N‑contact，外延层包括N‑DBR、量子阱、氧化层和P‑DBR，P‑DBR、氧化层、量子阱被蚀刻至N‑DBR表面形成台面，量子阱包括多对量子阱复合层，量子阱复合层包括重叠生长的Al_xGaAs势垒、InGaAs势阱和Al_xGaAs势垒，P‑DBR上划分为中心区域、中间区域和边缘区域，中心区域为出光孔，P‑DBR上于中心区域对应位置生长有第一SiNx层，P‑DBR上于中间区域对应位置蒸镀有P‑contact，P‑DBR上于边缘区域对应位置生长有第二SiNx层。本实用新型的VCSEL芯片中的量子阱中的势垒具有较高的禁带宽度，容易达到晶格匹配，使得更多的电子被集中束缚在量子阱中，增大激发概率，提高复合效率，从而达到更高效率的受激辐射。

Description

高复合效率的VCSEL芯片

技术领域

本实用新型涉及激光芯片技术领域，尤其涉及高复合效率的VCSEL芯片。

背景技术

垂直腔面发射激光器(Vertical Cavity Surface Emitting Laser)芯片，又称VCSEL芯片或垂直共振腔面射型激光芯片，是以砷化镓半导体材料为基础的激光发射芯片，其激光垂直于顶面射出，与一般用切开的独立芯片制程，激光由边缘射出的边射型激光有所不同。VCSEL芯片具有体积小、圆形输出光斑、单纵模输出、阈值电流小、价格低廉、易集成为大面积阵列等优点，广泛应用与光通信、光互连、光存储等领域。

一个激光谐振器是由两面分散式布拉格反射器(DBR)平行于一个芯片主动反应区表面，此反应区是由一到数个量子阱(MQW)所构成，使激光光带存在于其中。一个平面的DBR是由几层不同高低折射率的透镜所组成。每层透镜的厚度为四分之一的激光波长，并给予超过99％的反射强度。为了平衡在VCSEL中增益区域的短轴长，高反射率的透镜是必要的。在一般的VCSEL中，较高和较低的两个透镜分别镀上了p型材料和n型材料，形成一个接面二极管。在较为复杂的结构中，p型和n型区域可能会埋在透镜中，使较复杂的半导体在反应区上加工做电路的连接，并除去在DBR结构中电子能量的耗损。

现有技术中的一种VCSEL芯片的剖面结构参考图如图1所示，主要包括砷化镓衬底10和位于砷化镓衬底10上依次层叠的N型DBR 20(Distributed Bragg Reflection，分布式布拉格反射镜)、量子阱层30、限制层40、P型DBR 50、砷化镓接触层60和电极结构70，其中，限制层40包括导电结构41和位于导电结构41两侧的氧化结构42，以起到汇聚电流，从而形成大电流注入量子阱层30中激发激光的目的；电极结构70包括第一电极71和第二电极72，第一电极71和第二电极72分别位于砷化镓接触层60的两端，第一电极71和第二电极72之间的区域是VCSEL芯片的出光区域。

VCSEL作为一种半导体激光器，激发半导体的电子由价带跳到导带，当电子由导带跳回价带时，将能量以光能的形式释放出来。而现有技术的VCSEL芯片中的量子阱大多搭配为InGaAs/GaAs分别作为势阱和势垒，决定同一级数量的MQW复合效率的调配基本只受到GaAs势垒的影响，所以现有技术中的量子阱设计复合效率较低，受激辐射率一直不高。

实用新型内容

有鉴于此，本实用新型的目的是提供高复合效率的VCSEL芯片，制造得到的VCSEL芯片中的量子阱中的势垒具有较高的禁带宽度，容易达到晶格匹配，使得更多的电子被集中束缚在量子阱中，增大激发概率，提高复合效率，从而达到更高效率的受激辐射。

本实用新型通过以下技术手段解决上述技术问题：

本实用新型的一方面在于提供了一种高复合效率的VCSEL芯片，所述VCSEL芯片包括衬底，以及分别生长在所述衬底相对两侧的外延层和N-contact，所述外延层包括在所述衬底表面从下至上依次生长的N-DBR、量子阱、氧化层和P-DBR，所述P-DBR、氧化层、量子阱被蚀刻至N-DBR表面形成台面，所述量子阱包括重叠生长的多对量子阱复合层，所述量子阱复合层包括重叠生长的Al_xGaAs势垒、InGaAs势阱和Al_xGaAs势垒，所述P-DBR上从中心到外侧依次划分为中心区域、中间区域和边缘区域，所述中心区域为出光孔，所述P-DBR上于中心区域对应位置生长有第一SiN_x层，所述P-DBR上于中间区域对应位置蒸镀有P-contact，所述P-DBR上于边缘区域对应位置生长有第二SiN_x层。

上述的Al_xGaAs势垒的Al组分根据VCSEL工作电流大小进行调整：电流5mA时，Al组分0.1，电流10mA时，Al组分0.2，电流与Al组分成正比，电流每增大一倍，Al组分也需增大一倍。

可选的，所述量子阱包括重叠生长的2～5对量子阱复合层。

可选的，每对所述量子阱复合层的Al_xGaAs势垒的厚度为10埃，InGaAs势阱的厚度为10埃。

可选的，所述台面至P-contact表面覆盖有保护层，所述保护层的截面呈Z字形完全覆盖台面并部分覆盖P-contact表面。

可选的，所述N-DBR包括40对层叠生长的反射单元，所述P-DBR包括30对层叠生长的反射单元，所述反射单元为AlGaAs层。

可选的，所述氧化层包括未氧化段和包围所述未氧化段的氧化段，所述未氧化段由Al_0.98GaAs材料生长形成。

本实用新型的VCSEL芯片以N-DBR、P-DBR作为激光腔镜，量子阱作为有源区，将传统GaAs材料更改为Al_xGaAs，当势垒采用Al_xGaAs，相对其他半导体材料将更容易达到晶格匹配，且Al_0.1GaAs禁带宽度1.55，相对GaAs禁带宽度更高，如图2所示，且随着Al组分增加，禁带宽度更高。在电子受激发时，相对更高的禁带宽度使更多的电子被束缚在量子阱中，提高了复合效率，从而达到更高效率的受激辐射。本实用新型的VCSEL芯片中的势垒采用Al_xGaAs，相对GaAs，Al_xGaAs禁带宽度更高，且容易达到晶格匹配。而相对更高的禁带宽度使更多的电子被集中束缚在量子阱中，大量的电子增大了激发的概率，提高了复合效率，从而达到更高效率的受激辐射。

附图说明

图1是现有技术的VCSEL芯片的结构示意图；

图2是不同材料的势垒的禁带宽度图；

图3是本实用新型的高复合效率的VCSEL芯片中的外延层结构示意图；

图4-图7是本实用新型的高复合效率的VCSEL芯片的制造方法中各步骤对应的结构示意图；

其中，衬底100、N-contact 210、P-contact 220、N-DBR 310、量子阱320、Al_xGaAs势垒321、InGaAs势阱322、Al_xGaAs势垒323、氧化层330、未氧化段331、氧化段332、P-DBR340、台面4、出光孔5、SiN_x层600、第一SiN_x层610、第二SiN_x层620、保护层700、中心区域81、中间区域82、边缘区域83、外沿区域84、Al_0.98GaAs层9。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本实用新型作进一步的详细说明。

需要说明的是，在附图或说明书描述中，相似或相同的部分都使用相同的图号，附图中未绘示或描述的实现方式，为所属技术领域中普通技术人员所知的形式。另外，虽然本文可提供包含特定值的参数的示范，但应了解，参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应的值。实施例中提到的方向用语，例如“上”、“下”、“顶”、“底”、“左”、“右”等，仅是参考附图的方向，并非用来限制本实用新型的保护范围。本文中出现的诸如第一和第二等之类的关系术语仅仅用来将一个实体与另一个实体区分开来，而不一定要求或暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

如图7所示，本实施例的高复合效率的VCSEL芯片，包括衬底100，以及分别生长在衬底100相对两侧的外延层和N-contact 210，衬底100的制造原料包括但不限于GaAs，外延层包括在衬底表面从下至上依次生长的N-DBR 310、量子阱320、氧化层330和P-DBR 340，P-DBR 340、氧化层330、量子阱320被蚀刻至N-DBR 310表面形成台面4。量子阱320包括重叠生长的多对量子阱复合层，优选量子阱包括重叠生长的2～5对量子阱复合层，再优选量子阱包括重叠生长的3对量子阱复合层，有利于使更多的电子被束缚在量子阱中，有利于提高复合效率。具体的，量子阱复合层包括重叠生长的Al_xGaAs势垒321、InGaAs势阱322和Al_xGaAs势垒323，每对量子阱复合层中的Al_xGaAs势垒321和Al_xGaAs势垒323的厚度均为10埃，InGaAs势阱322的厚度为10埃。

当势垒采用Al_xGaAs材料，相对其他半导体材料将更容易达到晶格匹配，且Al_0.1GaAs禁带宽度1.55，相对GaAs禁带宽度更高，如图2所示，且随着Al组分增加，禁带宽度更高。在电子受激发时，相对更高的禁带宽度使更多的电子被束缚在量子阱中，提高了复合效率，从而达到更高效率的受激辐射。其中，势垒Al_xGaAs的Al组分根据VCSEL工作电流大小进行调整：即电流5mA时，x为0.1，电流10mA时，x为0.2，电流与Al组分成正比，电流每增大一倍，Al组分也需增大一倍。

具体的，N-DBR 310包括40对层叠生长的反射单元，P-DBR 340包括30对层叠生长的反射单元，反射单元为AlGaAs层。氧化层330包括未氧化段331和包围未氧化段331的氧化段332，未氧化段331由Al_0.98GaAs材料生长形成，氧化段332即由经氧化处理后的Al_0.98GaAs形成。

P-DBR 340上从中心到外侧依次划分为中心区域、中间区域和边缘区域，中心区域为出光孔5，P-DBR 340上于中心区域对应位置生长有第一SiN_x层610，P-DBR 340上于中间区域对应位置蒸镀金属材料形成P-contact 220，P-contact 220使用的原料包括但不限于Ti、Pt、Au，P-DBR 340上于边缘区域对应位置生长有第二SiN_x层620，台面4至P-contact220表面覆盖有保护层700，保护层700的截面呈Z字形，且完全覆盖台面4，覆盖量子阱320、氧化层330、P-DBR 340的侧面以及覆盖第一SiN_x层610侧面及顶面，该保护层700还部分覆盖P-contact 220表面，使P-contact 220表面部分露出，以便后续焊线使电流导通，保护层700使用的原料包括但不限于SiN_x、SiO₂。

上述VCSEL芯片的制造方法如下：

如图3所示：

S1.按照常规方法，先在采用GaAs制成的衬底100表面生长40对以AlGaAs为材料的N-DBR 210。

S2.在N-DBR表面生长量子阱320，具体操作为，先在N-DBR上生长一层10埃厚度的Al_xGaAs势垒321，然后在Al_xGaAs势垒上生长一层10埃厚度的InGaAs势阱322，最后在InGaAs势阱上生长一层Al_xGaAs势垒323。势垒Al_xGaAs的Al组分根据VCSEL工作电流大小进行调整：电流5mA时，Al组分0.1，电流10mA时，Al组分0.2，电流与Al组分成正比，电流每增大一倍，Al组分也需增大一倍。

S3.在量子阱320上生长Al_0.98GaAs层9用于后续形成氧化层330，再在Al_0.98GaAs层上生长30对以AlGaAs为材料的P-DBR 340，即在衬底100上得到外延层。

S4.VCSEL芯片成型，将P-DBR 340表面由中心到外侧依次划分为中心区域81、中间区域82、边缘区域83和外沿区域84。如图4所示，按照常规方法在P-DBR 340上生长一层SiN_x层600；如图5所示，蚀刻中间区域82、外沿区域84位置对应的SiN_x层至P-DBR 340表面，形成中心区域81位置对应的第一SiN_x层610和边缘区域83位置对应的第二SiN_x层620，随后在P-DBR表面于中间区域对应的位置蒸镀金属作为P-contact 220，此处的金属包括但不限于Ti、Pt、Au；如图6所示，沿着第二SiN_x层620的外沿ICP蚀刻P-DBR、氧化层和量子阱至N-DBR表面形成台面4，保证电流集中注入，按照常规的湿法氧化方法对Al_0.98GaAs层进行部分氧化，将Al_0.98GaAs层分为未氧化段331和氧化段332构成氧化层330；如图7所示，随后在台面4上沉积生长保护层700至部分覆盖P-contact 220表面，该保护层700的截面呈Z字形，且完全覆盖台面4，覆盖量子阱320、氧化层330、P-DBR 340的侧面以及覆盖第一SiN_x层610侧面及顶面，该保护层700还部分覆盖P-contact表面，使P-contact表面部分露出，以便后续焊线使电流导通，保护层使用的原料包括但不限于SiN_x、SiO₂，最后对衬底进行减薄至110um，并镀上金属作为N-contact 210，N-contact使用的金属材料包括但不限于AuGe、Au。

上述制造方法制造得到的VCSEL芯片，当P-contact和N-contact接通电流使用时，量子阱作为有源区，开始复合发光，并从出光孔射出激光。

在电子受激发时，激发半导体的电子由价带跳到导带，当电子由导带跳回价带时，将能量以光能的形式释放出来。本实施例的VCSEL芯片将传统GaAs材料更改为Al_xGaAs，相对GaAs，Al_xGaAs禁带宽度更高，且容易达到晶格匹配。而相对更高的禁带宽度使更多的电子被集中束缚在量子阱中，大量的电子增大了激发的概率，提高了复合效率，从而达到更高效率的受激辐射。

以上实施例仅用以说明本实用新型的技术方案而非限制，尽管参照较佳实施例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的宗旨和范围，其均应涵盖在本实用新型的权利要求范围当中。本实用新型未详细描述的技术、形状、构造部分均为公知技术。

Claims (6)

1.高复合效率的VCSEL芯片，其特征在于，所述VCSEL芯片包括衬底，以及分别生长在所述衬底相对两侧的外延层和N-contact，所述外延层包括在所述衬底表面从下至上依次生长的N-DBR、量子阱、氧化层和P-DBR，所述P-DBR、氧化层、量子阱被蚀刻至N-DBR表面形成台面，所述量子阱包括重叠生长的多对量子阱复合层，所述量子阱复合层包括重叠生长的Al_xGaAs势垒、InGaAs势阱和Al_xGaAs势垒，所述P-DBR上从中心到外侧依次划分为中心区域、中间区域和边缘区域，所述中心区域为出光孔，所述P-DBR上于中心区域对应位置生长有第一SiNx层，所述P-DBR上于中间区域对应位置蒸镀有P-contact，所述P-DBR上于边缘区域对应位置生长有第二SiNx层。

2.根据权利要求1所述的高复合效率的VCSEL芯片，其特征在于，所述量子阱包括重叠生长的2～5对量子阱复合层。

3.根据权利要求2所述的高复合效率的VCSEL芯片，其特征在于，每对所述量子阱复合层的Al_xGaAs势垒的厚度为10埃，InGaAs势阱的厚度为10埃。

4.根据权利要求1所述的高复合效率的VCSEL芯片，其特征在于，所述台面至P-contact表面覆盖有保护层，所述保护层的截面呈Z字形完全覆盖台面并部分覆盖P-contact表面。

5.根据权利要求1所述的高复合效率的VCSEL芯片，其特征在于，所述N-DBR包括40对层叠生长的反射单元，所述P-DBR包括30对层叠生长的反射单元，所述反射单元为AlGaAs层。

6.根据权利要求1-5任一所述的高复合效率的VCSEL芯片，其特征在于，所述氧化层包括未氧化段和包围所述未氧化段的氧化段，所述未氧化段由Al0.98GaAs材料生长形成。