CN209806000U - 一种高效采集光配线及告警状态的智能odf架 - Google Patents

Abstract

本实用新型公开了一种高效采集光配线及告警状态的智能ODF架，包含智能MODF盘管理器、智能MODF框管理器和智能MODF架管理器，智能MODF盘管理器与智能MODF框管理器连接，智能MODF框管理器与智能MODF架管理器连接，智能MODF架管理器与智能ODF管理系统连接。本实用新型解决了现有智能ODF架采集资源信息速度慢、发生异常操作告警延迟长的问题，大大提高的智能化水平与可扩展性。

Description

一种高效采集光配线及告警状态的智能ODF架

技术领域

本实用新型涉及一种智能ODF架，特别是一种高效采集光配线及告警状态的智能ODF架。

背景技术

随着用户对宽带业务的需求增长和FTTH(Fiber To The Home,光纤到户)终端成本的下降,,FTTH已逐步走进了用户的日常生活 。 FTTH的发展将促使线上业务向探度和广度发展,也必将改变用户的生活方式,提高用户的通信质量。0DN(0ptica1 DistributionNetwork,光分配网络)作为FTTH建设中重要的一个环节,有数据显示,,0DN的投資比例占FTTH整体投资的50-70% ,因而会直接影响FTTH的综合建设成本。同时,由于0DN属于基础管道设施,是FTTH数据传输的承载通道,因此,,0DN建设质量的好坏也将直接左右FTTH的系统性能、可靠性和升级潜力 。但现存ODN系统建设存在不同的问题,如管理难度大、现场跳纤施工混乱、标签信息难以维护和维护成本高等问题,为解决这些同题,智能0DN应运而生 。

目前,智能ODN管理系统对于设备产生的大量告警,仍处在人为管理的阶段,即智能0DN设备产生告警,设备将产生的告警通过SNMP(Simple Network Management Protoco1,简単网络管理协议)上传至智能0DN管理系统,管理人员发现告警并査找原因,制定处理方案,指派施工人员进行施工维护。这种处理告警的方式效率低,故障修复耗时长, 人为影响因素多,处理方案不确定,并且随着告警数量和复杂度不断增加,会导致网络运维的难度和工作量越来越大,维护成本也越来越高 。

智能化ODF（光配线架）是在传统ODF的基础上，通过集成电子标签（eID）、智能化架管理器、智能化盘管理器来实现插纤状态检测，采集插纤位置是否正确，并能通过与信息系统交互，实现现场施工指引、异常状态告警等功能。但现有的智能ODF方案，盘管理器仅作为一个多端口的eID读头方式存在，ODF的所有盘管理器通过总线与架管理器相连，实现互联互通。而一个0DF架通常配纤数量较大，以配置较少的576芯为例，使用6芯的盘管理器，需要96个盘管理器，总线设备数量多，造成通信效率下降，告警不及时、操作速度慢的缺陷。

综上所述，现有技术主要存在如下几个缺陷：

1、总线型通信方式，且节点数量较大，通信效率低下，速度慢；

2、盘管理器智能化程度不高，eID与位置是否对应正确需要架管理判断后下发，反应速度慢，不利于现场施工与异常告警；

3、采集配纤资源，花费时间长，未能实现资源信息的实时更新。

实用新型内容

本实用新型所要解决的技术问题是提供一种高效采集光配线及告警状态的智能ODF架，提高通信效率。

为解决上述技术问题，本实用新型所采用的技术方案是：

一种高效采集光配线及告警状态的智能ODF架，其特征在于：包含智能MODF盘管理器、智能MODF框管理器和智能MODF架管理器，智能MODF盘管理器与智能MODF框管理器连接，智能MODF框管理器与智能MODF架管理器连接，智能MODF架管理器与智能ODF管理系统连接；

智能MODF盘管理器采集、存储和上传eID标签信息、监控端口状态变化、根据智能ODF管理系统下发指令或配置指示对应LED状态，并且读取和改写端口电子标签信息；

智能MODF框管理器实现以框为单位进行智能MODF盘管理器管控，智能MODF框管理器上行通过串行接口与架管理器通信，根据架管理器的要求，智能化选通对应的盘管理器端口，实现架管理器与指定盘管理器之间的互通，当下行智能MODF盘管理器存在告警事件时，通过置位特定硬件引脚，通知上行架管理器及时处置下行设备告警事件，以及接收上行架管理器指令，清除特定告警位置位；

智能MODF架管理器收集、存储和转发eID标签信息、端口信息、盘信息、架信息至上行智能ODF管理系统，并将智能ODF管理系统下发指令或配置转发到盘管理器。

进一步地，所述智能MODF盘管理器包含6路电子标签接口电路、盘管理器状态灯电路、盘管理器主控电路、盘管理器程序烧录口电路、盘管理器数据存储单元电路和盘管理器程序调试串口电路，6路电子标签接口电路、盘管理器状态灯电路、盘管理器程序烧录口电路、盘管理器数据存储单元电路和盘管理器程序调试串口电路分别与盘管理器主控电路连接。

进一步地，所述盘管理器主控电路包含STM32F103CBT6芯片U1，U1的1、9、36、48脚连接3.3V电源，U1的7脚连接电阻R3一端和电容C7一端，电阻R3另一端连接3.3V电源，电容C7另一端接地，U1的8、23、35、44、47脚接地，U1的5脚连接晶振管XTAL1的一端和电容C8一端，U1的6脚连接晶振管XTAL1的另一端和电容C9一端，电容C8另一端和电容C9另一端接地；电子标签接口电路包含接口P_1，接口P_1的1、4脚接地，接口P_1的2、3脚连接电阻R15一端和二极管D4阴极，电阻R15另一端连接3.3V电源，二极管D4阳极接地；盘管理器状态灯电路包含电阻R4，电阻R4一端连接3.3V电源，电阻R4另一端连接发光二极管LED1的阳极，发光二极管LED1的阴极连接U1的45脚，发光二极管LED_1、LED_2、LED_3、LED_4、LED_5、LED_6的阳极连接3.3V电源，发光二极管LED_1、LED_2、LED_3、LED_4、LED_5、LED_6的阴极分别连接电阻R17一端、电阻R21一端、电阻R25一端、电阻R27一端、电阻R31一端和电阻R33一端，电阻R17另一端、电阻R21另一端、电阻R25另一端、电阻R27另一端、电阻R31另一端和电阻R33另一端分别连接U1的33、29、27、17、19、21脚。

进一步地，所述盘管理器程序烧录口电路包含烧录接口P1，烧录接口P1的1脚连接电阻R1一端并连接3.3V电源，烧录接口P1的2脚连接电阻1另一端和U1的34脚，烧录接口P1的3脚连接电阻R2的一端和U1的37脚，电阻R2的另一端接地；盘管理器数据存储单元电路包含24C04芯片U2，U2的1、2、3、4脚接地，U2的5脚连接电阻R6一端和U1的43脚，U2的6脚连接电阻R7一端和U1的42脚，电阻R6另一端和电阻R7另一端连接3.3V电源，U2的7脚连接电容C10一端并接地，U2的8脚连接电容C10另一端和3.3V电源；盘管理器程序调试串口电路包含串口P2，串口P2的1脚连接U1的31脚，串口P2的2脚30脚，串口P2的3脚接地。

进一步地，所述智能MODF框管理器包含12路RJ45接口电路、框管理器主控电路、框管理器程序烧录口电路、框管理器数据存储单元、逻辑控制开关电路、框管理器程序调试串口电路、框管理器上行通信口电路和框管理器电源电路，12路RJ45接口电路、框管理器程序烧录口电路、框管理器数据存储单元、逻辑控制开关电路、框管理器程序调试串口电路、框管理器上行通信口电路和框管理器电源电路分别与框管理器主控电路连接。

进一步地，所述框管理器主控电路包含STM32F103芯片U3，U3的1、64、13、19、32、48脚连接3.3V电源，U3的31、47、12、63、60脚接地，U3的7脚连接电阻R5一端和电容C17一端，电阻R5另一端连接3.3V电源，电容C17另一端接地；RJ45接口电路包含RJ45接口P_2，RJ45接口P_2的7、8、11、12脚接地，RJ45接口P_2的1脚连接电阻R33一端，RJ45接口P_2的2脚连接电阻R31一端，电阻R33另一端连接二极管D7阴极，电阻R31另一端连接二极管D6阴极，二极管D7阳极和二极管D6阳极接地，RJ45接口P_2的3脚连接电阻R25一端、U3的51脚、二极管D4的阴极，RJ45接口P_2的4、5脚连接5V电源，RJ45接口P_2的6脚连接电阻R29一端，电阻R29另一端连接电阻R21一端和电阻R23一端，电阻R21另一端连接BC817芯片Q2的1脚，芯片Q2的2脚和电阻R23另一端接地，芯片Q2的3脚连接电阻R24一端和U3的35脚，电阻R24另一端和电阻R25另一端连接3.3V电源；框管理器程序烧录口电路包含烧录口P3，烧录口P3的1脚连接电阻R13一端和3.3V电源，烧录口P3的2脚连接电阻R13另一端和U3的46脚，烧录口P3的3脚连接电阻R14一端和U3的49脚，电阻R14另一端接地；框管理器数据存储单元包含24C08芯片U4，U4的1、2、3、4脚接地，U4的5脚连接电阻R16一端和U3的59脚，U4的6脚连接电阻R17一端和U3的58脚，电阻R16另一端和电阻R17另一端连接3.3V电源，U4的7脚连接电容C18一端并接地，U4的8脚连接电容C18的另一端和3.3V电源；逻辑控制开关电路包含CD74HC4067M芯片U5和U6，U5的1脚连接U3的17脚，U5的17脚连接电阻R31另一端，U6的17脚连接电阻R33另一端，U5和U6的18-22、3-8脚分别连接其余11路RJ45接口电路，U5和U6的10、11、14、13脚分别连接U3的20-23脚，U5和U6的12、15脚接地，U5的24脚连接电容C11一端和3.3V电源，电容C11另一端接地，U6的24脚连接电容C12一端和3.3V电源，电容C12另一端接地，U6的9脚连接U3的16脚；框管理器程序调试串口电路包含串口P4，串口P4的1、2脚分别连接43、42脚，串口P4的3脚接地。

进一步地，所述框管理器上行通信口电路包含RJ45接口P5，P5的1脚连接电阻R9一端，P5的2脚连接电阻R8一端，电阻R9另一端连接二极管D2阴极和U6的1脚，电阻R8另一端连接二极管D3阴极和U5的1脚，二极管D2的阳极和二极管D3的阳极接地，P5的3脚连接二极管D1的阴极和BC817芯片Q1的3脚，二极管D1的阳极和Q1的2脚接地，Q1的1脚连接U3的14脚，P5的4、5、6脚连接电容C13一端和5V电源，P5的7、8脚连接电容C13另一端并接地，P5的11、12脚接地；框管理器电源电路包含NI/TPS62160芯片U7，U7的1、4脚接地，U7的2、3脚连接TP1、电容C16一端、电容C15一端、电阻R13一端、AP7361C-33DR芯片U8的3脚，电容C15另一端和电容C16另一端接地，电阻R13另一端连接5V电源，U7的5脚连接电阻R18一端和电阻R17一端，电阻R18另一端接地，U7的6脚连接电阻R17另一端、电感L1一端、电阻R14一端、电容C17一端、TP1、电容C18一端、电阻R15一端和U8的2脚，U7的7脚连接电感L1另一端，U7的8脚连接电阻R14另一端，电容C17另一端和电容C18另一端连接TP3并接地，电阻R15另一端连接3.3V电源，U8的1脚接地。

进一步地，所述智能MODF架管理器包含架管理器主控电路、12路架管理器接口电路、以太网接口电路、复位电路、告警电路、USB接口电路、锁存电路、电源转换电路和TTL接口扩展应用电路。

进一步地，所述架管理器主控电路包含MC-A5D3X芯片M1A、M1B,M1A的10脚连接电阻R21一端，M1A的12脚连接电阻R22一端，M1A的94、96、93、95、7、23、接地，M1A的97-100脚连接电容C1一端、电容C2一端、电容C37一端并连接3.3V电源，电容C1另一端、电容C2另一端、电容C37另一端接地，M1B的33、34、67、68脚接地；架管理器接口电路包含RJ45接口P4A，P4A的1脚连接电阻R36一端，P4A的2脚连接电阻R34一端，电阻R36另一端连接二极管D6阴极，电阻R34另一端连接二极管D5阴极，二极管D6阳极和二极管D5阳极接地，P4A的3脚连接电阻R28一端、二极管D3阴极、M1B的65脚，二极管D3阳极接地，P4A的6脚连接电阻R32一端，电阻R32另一端连接电阻R24一端、电阻R26一端，电阻R24另一端连接BC817芯片Q4的1脚，电阻R26另一端和Q4的2脚接地，Q4的3脚连接M1B的66脚和电阻R27一端，电阻R27另一端和电阻R28另一端连接3.3V电源，DMP2130L场效应管Q11的3脚连接电阻R67一端和5V电源，Q11的2脚连接熔断器F2的一端，熔断器F2的另一端连接V_OUT1，Q11的1脚连接电阻R67另一端和电阻R69一端，电阻R69另一端连接BC817芯片Q13的3脚，Q13的2脚接地，Q13的1脚连接电阻R73一端，电阻R73另一端连接电阻R71一端和M1B的98脚，电阻R71另一端连接3.3V电源；以太网接口电路包含HR911105A芯片U9,U9的1脚连接M1A的2脚、电阻R168一端，U9的2脚连接M1A的1脚、电阻R169一端，电阻R168另一端和电阻R169另一端连接电容C27一端，电容C27另一端接地，U9的4、5脚连接电容C44一端、电容C45一端和电感L3一端，电容C44另一端和电容C45另一端接地，电感L3另一端连接M1A的8脚，U9的3脚连接M1A的4脚、电阻R170的一端，U9的6脚连接M1A的3脚、电阻R171的一端，电阻R170另一端和电阻R171另一端连接电容C28一端，电容C28另一端接地，U9的9脚连接电阻R172一端，U9的12脚连接电阻R173一端，电阻R172另一端和电阻R173另一端连接3.3V，U9的10、11脚分别连接M1A的6、5脚。

进一步地，所述复位电路包含SP706SEN芯片U10，U10的1、8脚连接电阻R174一端、电容C29一端和接触开关K1的1脚，电阻R174另一端连接3.3V电源，电容C29另一端和K1的2、3、4脚接地，U10的2脚连接电容C30一端和3.3V电源，U10的3、4脚连接电容C30另一端并接地；告警电路包含蜂鸣器P9，P9的1脚连接二极管D41阴极、电阻R178一端，电阻R178另一端连接电容C3一端和3.3V电源，电容C3另一端接地，P9的2脚连接二极管D41阳极和BC817三极管Q40的3脚，Q40的2脚接地，Q40的1脚连接电阻R181的一端，电阻R181的另一端连接M1B的35脚，接触开关K2的1脚连接电容R177一端、电容C31一端、M1B的39脚，电阻R177另一端连接3.3V电源，电容C31另一端接地，K2的2、3、4脚接地；USB接口电路包含USB接口P10，P10的1脚连接熔断器F17一端、电容C32一端、二极管D44阴极、电容C33一端和5V电源，熔断器F17另一端连接5VD，电容C32另一端和电容C33另一端接地，P10的2抠脚连接二极管D43阴极、电阻R179一端，电阻R179另一端连接M1A的28脚，P10的3脚连接二极管D42阴极、电阻R180一端，电阻R180另一端连接M1A的27脚，二极管D42、D43、D44的阳极接地，P10的5-9脚接地；锁存电路包含SN74HCT125D芯片U11，U11的1脚连接电阻R12一端、M1A的74脚，电阻R12另一端连接3.3V电源，U11的2脚连接M1A的72脚，U11的4、10、13脚连接电阻R13一端，电阻R13另一端连接3.3V电源，U11的7、5、9、12脚接地，U11的14脚连接电容C48一端和3.3V电源，电容C48另一端接地；电源转换电路包含WR-MPC4芯片P7的1、2脚连接整流桥D39的4脚，P7的3、4脚连接整流桥D39的2脚，整流桥D39的1脚连接电阻R132一端、电容C17一端、电容C18一端和WD30-48S05芯片PM1的1脚，整流桥D39的3脚连接电阻R132另一端、电容C17另一端、电容C18另一端、电容CY2一端和PM1的2脚，电容CY2的另一端接地，PM1的5脚连接电容C19一端并接地，PM1的6脚连接电容C19另一端、二极管D46、D49阳极，二极管D46、D49阴极连接二极管D47、D50阴极、熔断器F8一端和5VCCIN，二极管D47、D50阳极连接NI/WR-MPC4芯片P8的3、4JIAO ,P8的1、2脚接地，熔断器F8另一端连接电容C21正极、熔断器F10一端、熔断器F9一端和5V电源， 电容C21负极接地，熔断器F10另一端连接电源芯片U12的2脚、电阻R135一端、电容C24一端和+5VD，U12的8脚连接电阻R135另一端，电容C24另一端接地，U12的1、4、6脚接地，U12的3脚连接电感L2的一端，电感L2的另一端连接U12的5脚、电阻R136一端、电容C25一端、电容C26一端和3.3V电源，电容C25、C26另一端接地，U12的7脚连接电阻R136另一端、电阻R138一端，电阻R138另一端接地，熔断器F9另一端连接NI/ACT4070BYH芯片U13的2脚，U13的1脚连接电容C20一端，电容C20另一端连接U13的3脚、电感L1一端、二极管D40阴极，电感L1另一端连接电阻R133一端、电容C47一端、电容C22一端和+5VD，电阻R133另一端和电容C47另一端连接电阻R134一端、U13的5脚，电阻R134另一端、二极管D40阳极和电容C22另一端接地；TTL接口扩展应用电路包含CH438Q芯片U14，U14的1脚连接电阻R188一端，电阻R188另一端连接M1A的80脚，U14的2脚连接电容C39、C40的一端并连接3.3V电源，U14的3脚连接电容C39、C40的另一端并接地，U14的4-10分别连接M1A的48、50、52、54、56、58、60脚，U14的32脚连接电阻R187一端和M1A的21脚，电阻R187另一端连接3.3V电源，U14的33脚连接电阻R183一端、电阻R184一端和电容C36一端，电阻R183另一端连接3.3V电源，电容C36另一端接地，电阻R184另一端连接M1A的9脚，U14的34-41脚分别连接M1A的79、77、75、73、71、69、67、65脚，U14的42脚接地，U14的43脚连接电阻R186一端，电阻R186另一端连接M1A的76脚，U14的44脚连接电阻R185一端，电阻R185另一端连接M1A的81脚，SN74HCT125D芯片U15的1、4、10、13脚连接电阻R167一端和M1B的10脚连接，U15的2脚连接M1A的68脚，U15的9脚连接M1A的61脚，U15的11脚连接M1A的59脚、电阻R163一端，U15的8脚连接电阻R164一端，U15的6脚连接M1A的62脚、电阻R165一端，U15的3脚连接电阻R166一端，U15的14脚连接电阻R163、R164、R165、R166的另一端、电容C46一端和3.3V电源，电容C46另一端接地。

本实用新型与现有技术相比，具有以下优点和效果：本实用新型通过指令选通指定的盘管理器通道后进行指令实发，而不依赖于总线，实现架管理器与盘管理器的通信效率化；解决了现有智能ODF架采集资源信息速度慢、发生异常操作告警延迟长的问题；大大提高的智能化水平与可扩展性；优化了了实时异常告警、动态资源状态更新的功能。

附图说明

图1是本实用新型的一种高效采集光配线及告警状态的智能ODF架的模块连接图。

图2是本实用新型的盘管理器主控电路的电路图。

图3是本实用新型的电子标签接口电路、盘管理器状态灯电路和盘管理器程序烧录口电路的电路图。

图4是本实用新型的盘管理器数据存储单元电路和盘管理器程序调试串口电路的电路图。

图5是本实用新型的框管理器主控电路的电路图。

图6是本实用新型的RJ45接口电路、框管理器程序烧录口电路和框管理器数据存储单元的电路图。

图7是本实用新型的逻辑控制开关电路的电路图。

图8是本实用新型的框管理器程序调试串口电路、框管理器上行通信口电路和框管理器电源电路的电路图。

图9是本实用新型的架管理器主控电路的电路图。

图10是本实用新型的架管理器接口电路和以太网接口电路的电路图。

图11是本实用新型的复位电路、告警电路、USB接口电路和锁存电路的电路图。

图12是本实用新型的电源转换电路的电路图。

图13是本实用新型的TTL接口扩展应用电路的电路图。

具体实施方式

下面通过实施例对本实用新型作进一步的详细说明，以下实施例是对本实用新型的解释而本实用新型并不局限于以下实施例。

如图所示，本实用新型的一种高效采集光配线及告警状态的智能ODF架，包含智能MODF盘管理器、智能MODF框管理器和智能MODF架管理器，智能MODF盘管理器与智能MODF框管理器连接，智能MODF框管理器与智能MODF架管理器连接，智能MODF架管理器与智能ODF管理系统连接；

智能MODF盘管理器主要采集、存储和上传eID标签信息、监控端口状态变化、根据智能ODF管理系统下发指令或配置指示对应LED状态，盘管理器读取和改写端口电子标签信息（下行I1接口，共12路端口；上行采用串行端口通过框管理器聚合）。

功能包括：

1、通过单总线接口（I1）采集标签信息和监控端口状态，1-wire读取eID数据；

2、在受控状态下写入电子标签载体上的标签信息，1-wire写入eID数据；

3、解析下发的工单数据（端口配置数据）；

4、用LED亮灯的方式来定位或指引端口位置，LED状态：常亮、常灭、慢闪、快闪；

5、缓存标签信息。

智能MODF框管理器主要实现以框为单位进行盘管理器管控，框管理器上行通过串行接口与架管理器通信，根据架管理器的要求，智能化选通对应的盘管理器端口，实现架管理器与指定盘管理器之间的互通。当下行盘管理器存在告警事件时，通过置位特定硬件引脚，通知上行架管理器及时处置下行设备告警事件，以及接收上行架管理器指令，清除特定告警位置位。

框管理器具有两个版本，分别对应12个盘/框（12口框管理器）及16个盘/框（16口框管理器），结构设计按中天结构要求进行调整。

功能包括：

1、通过串行接口与架管理器通信；

2、实现盘管理器在线状态及框基本信息管理；

3、选择架管理器与盘管理器的串口通路；

4、选通框管理器自身，实现框管理器在线状态及基本信息管理；

5、通知架管理器处理告警事件。

智能MODF架管理器主要收集、存储和转发eID标签信息、端口信息、盘信息、架信息至上行智能ODF管理系统，并将智能ODF管理系统下发指令或配置转发到盘管理器；对于离线方式的架管理器，能够通过RS485端口与智能ODN管理终端通信，将收集、缓存的数据发送至智能ODN管理终端（I2接口）。

功能包括：

1、通过RS-485接口（I2）与智能管理终端通信；

2、通过以太网接口（I3）与智能ODN管理系统通信（在线方式）；

3、通过串行接口与框/盘管理器通信，共计6/12个端口，每个端口连接一个框管理器；

4、支持采用电源插座端子，单独DC48V电源供电（在线方式）；

5、支持类PoE方式供电方式（RJ45供DC12V，兼实现串行通信）；

6、蜂鸣器+LED告警，可按键截铃；

7、串口告警信息输出，与机架其他告警装置通信；

8、外部告警控制口，通过继电器（干节点）控制一路外部告警设备通断。

智能MODF盘管理器包含6路电子标签接口电路、盘管理器状态灯电路、盘管理器主控电路、盘管理器程序烧录口电路、盘管理器数据存储单元电路和盘管理器程序调试串口电路，6路电子标签接口电路、盘管理器状态灯电路、盘管理器程序烧录口电路、盘管理器数据存储单元电路和盘管理器程序调试串口电路分别与盘管理器主控电路连接。

盘管理器主控电路包含STM32F103CBT6芯片U1，U1的1、9、36、48脚连接3.3V电源，U1的7脚连接电阻R3一端和电容C7一端，电阻R3另一端连接3.3V电源，电容C7另一端接地，U1的8、23、35、44、47脚接地，U1的5脚连接晶振管XTAL1的一端和电容C8一端，U1的6脚连接晶振管XTAL1的另一端和电容C9一端，电容C8另一端和电容C9另一端接地；电子标签接口电路包含接口P_1，接口P_1的1、4脚接地，接口P_1的2、3脚连接电阻R15一端和二极管D4阴极，电阻R15另一端连接3.3V电源，二极管D4阳极接地；盘管理器状态灯电路包含电阻R4，电阻R4一端连接3.3V电源，电阻R4另一端连接发光二极管LED1的阳极，发光二极管LED1的阴极连接U1的45脚，发光二极管LED_1、LED_2、LED_3、LED_4、LED_5、LED_6的阳极连接3.3V电源，发光二极管LED_1、LED_2、LED_3、LED_4、LED_5、LED_6的阴极分别连接电阻R17一端、电阻R21一端、电阻R25一端、电阻R27一端、电阻R31一端和电阻R33一端，电阻R17另一端、电阻R21另一端、电阻R25另一端、电阻R27另一端、电阻R31另一端和电阻R33另一端分别连接U1的33、29、27、17、19、21脚。

盘管理器程序烧录口电路包含烧录接口P1，烧录接口P1的1脚连接电阻R1一端并连接3.3V电源，烧录接口P1的2脚连接电阻1另一端和U1的34脚，烧录接口P1的3脚连接电阻R2的一端和U1的37脚，电阻R2的另一端接地；盘管理器数据存储单元电路包含24C04芯片U2，U2的1、2、3、4脚接地，U2的5脚连接电阻R6一端和U1的43脚，U2的6脚连接电阻R7一端和U1的42脚，电阻R6另一端和电阻R7另一端连接3.3V电源，U2的7脚连接电容C10一端并接地，U2的8脚连接电容C10另一端和3.3V电源；盘管理器程序调试串口电路包含串口P2，串口P2的1脚连接U1的31脚，串口P2的2脚30脚，串口P2的3脚接地。

智能MODF框管理器包含12路RJ45接口电路、框管理器主控电路、框管理器程序烧录口电路、框管理器数据存储单元、逻辑控制开关电路、框管理器程序调试串口电路、框管理器上行通信口电路和框管理器电源电路，12路RJ45接口电路、框管理器程序烧录口电路、框管理器数据存储单元、逻辑控制开关电路、框管理器程序调试串口电路、框管理器上行通信口电路和框管理器电源电路分别与框管理器主控电路连接。

框管理器主控电路包含STM32F103芯片U3，U3的1、64、13、19、32、48脚连接3.3V电源，U3的31、47、12、63、60脚接地，U3的7脚连接电阻R5一端和电容C17一端，电阻R5另一端连接3.3V电源，电容C17另一端接地；12路RJ45接口电路支持下行供电、TTL串口、告警（Alarm）、连接确认（CC）等电气功能，以其中一路为例，RJ45接口电路包含RJ45接口P_2，RJ45接口P_2的7、8、11、12脚接地，RJ45接口P_2的1脚连接电阻R33一端，RJ45接口P_2的2脚连接电阻R31一端，电阻R33另一端连接二极管D7阴极，电阻R31另一端连接二极管D6阴极，二极管D7阳极和二极管D6阳极接地，RJ45接口P_2的3脚连接电阻R25一端、U3的51脚、二极管D4的阴极，RJ45接口P_2的4、5脚连接5V电源，RJ45接口P_2的6脚连接电阻R29一端，电阻R29另一端连接电阻R21一端和电阻R23一端，电阻R21另一端连接BC817芯片Q2的1脚，芯片Q2的2脚和电阻R23另一端接地，芯片Q2的3脚连接电阻R24一端和U3的35脚，电阻R24另一端和电阻R25另一端连接3.3V电源；框管理器程序烧录口电路包含烧录口P3，烧录口P3的1脚连接电阻R13一端和3.3V电源，烧录口P3的2脚连接电阻R13另一端和U3的46脚，烧录口P3的3脚连接电阻R14一端和U3的49脚，电阻R14另一端接地，12路下行输出口供电输出使能电路，可分别控制每路口是否对下行盘管理器供电。框管理器数据存储单元包含24C08芯片U4，U4的1、2、3、4脚接地，U4的5脚连接电阻R16一端和U3的59脚，U4的6脚连接电阻R17一端和U3的58脚，电阻R16另一端和电阻R17另一端连接3.3V电源，U4的7脚连接电容C18一端并接地，U4的8脚连接电容C18的另一端和3.3V电源；逻辑控制开关电路包含CD74HC4067M芯片U5和U6，U5的1脚连接U3的17脚，U5的17脚连接电阻R31另一端，U6的17脚连接电阻R33另一端，U5和U6的18-22、3-8脚分别连接其余11路RJ45接口电路，U5和U6的10、11、14、13脚分别连接U3的20-23脚，U5和U6的12、15脚接地，U5的24脚连接电容C11一端和3.3V电源，电容C11另一端接地，U6的24脚连接电容C12一端和3.3V电源，电容C12另一端接地，U6的9脚连接U3的16脚；框管理器程序调试串口电路包含串口P4，串口P4的1、2脚分别连接43、42脚，串口P4的3脚接地。

框管理器上行通信口电路包含RJ45接口P5，P5的1脚连接电阻R9一端，P5的2脚连接电阻R8一端，电阻R9另一端连接二极管D2阴极和U6的1脚，电阻R8另一端连接二极管D3阴极和U5的1脚，二极管D2的阳极和二极管D3的阳极接地，P5的3脚连接二极管D1的阴极和BC817芯片Q1的3脚，二极管D1的阳极和Q1的2脚接地，Q1的1脚连接U3的14脚，P5的4、5、6脚连接电容C13一端和5V电源，P5的7、8脚连接电容C13另一端并接地，P5的11、12脚接地；框管理器电源电路包含NI/TPS62160芯片U7，U7的1、4脚接地，U7的2、3脚连接TP1、电容C16一端、电容C15一端、电阻R13一端、AP7361C-33DR芯片U8的3脚，电容C15另一端和电容C16另一端接地，电阻R13另一端连接5V电源，U7的5脚连接电阻R18一端和电阻R17一端，电阻R18另一端接地，U7的6脚连接电阻R17另一端、电感L1一端、电阻R14一端、电容C17一端、TP1、电容C18一端、电阻R15一端和U8的2脚，U7的7脚连接电感L1另一端，U7的8脚连接电阻R14另一端，电容C17另一端和电容C18另一端连接TP3并接地，电阻R15另一端连接3.3V电源，U8的1脚接地。

智能MODF架管理器包含架管理器主控电路、12路架管理器接口电路、以太网接口电路、复位电路、告警电路、USB接口电路、锁存电路、电源转换电路和TTL接口扩展应用电路。12路架管理器接口电路、以太网接口电路、复位电路、告警电路、USB接口电路、锁存电路、电源转换电路和TTL接口扩展应用电路分别与架管理器主控电路连接。12路架管理器接口电路具有5V供电输出、TTL串口、框接入电平检测（CC）、框告警信号检测（alarm）功能。复位电路用来复位架管理器主控单元，告警电路当有告警事件时产生告警声音，K2为轻触开关用来清除告警声音。USB接口电路用于MPU模块程序的调试和烧录；锁存电路防止上电时信号初始化过程对控制信号的影响。电源转换电路将外部DC48V电压转换成系统需要的5V电压和3.3V电压，TTL接口扩展应用电路扩展8路串口弥补MPU模块串口的不足。

架管理器主控电路包含MC-A5D3X芯片M1A、M1B,M1A的10脚连接电阻R21一端，M1A的12脚连接电阻R22一端，M1A的94、96、93、95、7、23、接地，M1A的97-100脚连接电容C1一端、电容C2一端、电容C37一端并连接3.3V电源，电容C1另一端、电容C2另一端、电容C37另一端接地，M1B的33、34、67、68脚接地；架管理器接口电路包含RJ45接口P4A，P4A的1脚连接电阻R36一端，P4A的2脚连接电阻R34一端，电阻R36另一端连接二极管D6阴极，电阻R34另一端连接二极管D5阴极，二极管D6阳极和二极管D5阳极接地，P4A的3脚连接电阻R28一端、二极管D3阴极、M1B的65脚，二极管D3阳极接地，P4A的6脚连接电阻R32一端，电阻R32另一端连接电阻R24一端、电阻R26一端，电阻R24另一端连接BC817芯片Q4的1脚，电阻R26另一端和Q4的2脚接地，Q4的3脚连接M1B的66脚和电阻R27一端，电阻R27另一端和电阻R28另一端连接3.3V电源，DMP2130L场效应管Q11的3脚连接电阻R67一端和5V电源，Q11的2脚连接熔断器F2的一端，熔断器F2的另一端连接V_OUT1，Q11的1脚连接电阻R67另一端和电阻R69一端，电阻R69另一端连接BC817芯片Q13的3脚，Q13的2脚接地，Q13的1脚连接电阻R73一端，电阻R73另一端连接电阻R71一端和M1B的98脚，电阻R71另一端连接3.3V电源；以太网接口电路包含HR911105A芯片U9,U9的1脚连接M1A的2脚、电阻R168一端，U9的2脚连接M1A的1脚、电阻R169一端，电阻R168另一端和电阻R169另一端连接电容C27一端，电容C27另一端接地，U9的4、5脚连接电容C44一端、电容C45一端和电感L3一端，电容C44另一端和电容C45另一端接地，电感L3另一端连接M1A的8脚，U9的3脚连接M1A的4脚、电阻R170的一端，U9的6脚连接M1A的3脚、电阻R171的一端，电阻R170另一端和电阻R171另一端连接电容C28一端，电容C28另一端接地，U9的9脚连接电阻R172一端，U9的12脚连接电阻R173一端，电阻R172另一端和电阻R173另一端连接3.3V，U9的10、11脚分别连接M1A的6、5脚。

复位电路包含SP706SEN芯片U10，U10的1、8脚连接电阻R174一端、电容C29一端和接触开关K1的1脚，电阻R174另一端连接3.3V电源，电容C29另一端和K1的2、3、4脚接地，U10的2脚连接电容C30一端和3.3V电源，U10的3、4脚连接电容C30另一端并接地；告警电路包含蜂鸣器P9，P9的1脚连接二极管D41阴极、电阻R178一端，电阻R178另一端连接电容C3一端和3.3V电源，电容C3另一端接地，P9的2脚连接二极管D41阳极和BC817三极管Q40的3脚，Q40的2脚接地，Q40的1脚连接电阻R181的一端，电阻R181的另一端连接M1B的35脚，接触开关K2的1脚连接电容R177一端、电容C31一端、M1B的39脚，电阻R177另一端连接3.3V电源，电容C31另一端接地，K2的2、3、4脚接地；USB接口电路包含USB接口P10，P10的1脚连接熔断器F17一端、电容C32一端、二极管D44阴极、电容C33一端和5V电源，熔断器F17另一端连接5VD，电容C32另一端和电容C33另一端接地，P10的2抠脚连接二极管D43阴极、电阻R179一端，电阻R179另一端连接M1A的28脚，P10的3脚连接二极管D42阴极、电阻R180一端，电阻R180另一端连接M1A的27脚，二极管D42、D43、D44的阳极接地，P10的5-9脚接地；锁存电路包含SN74HCT125D芯片U11，U11的1脚连接电阻R12一端、M1A的74脚，电阻R12另一端连接3.3V电源，U11的2脚连接M1A的72脚，U11的4、10、13脚连接电阻R13一端，电阻R13另一端连接3.3V电源，U11的7、5、9、12脚接地，U11的14脚连接电容C48一端和3.3V电源，电容C48另一端接地；电源转换电路包含WR-MPC4芯片P7的1、2脚连接整流桥D39的4脚，P7的3、4脚连接整流桥D39的2脚，整流桥D39的1脚连接电阻R132一端、电容C17一端、电容C18一端和WD30-48S05芯片PM1的1脚，整流桥D39的3脚连接电阻R132另一端、电容C17另一端、电容C18另一端、电容CY2一端和PM1的2脚，电容CY2的另一端接地，PM1的5脚连接电容C19一端并接地，PM1的6脚连接电容C19另一端、二极管D46、D49阳极，二极管D46、D49阴极连接二极管D47、D50阴极、熔断器F8一端和5VCCIN，二极管D47、D50阳极连接NI/WR-MPC4芯片P8的3、4JIAO ,P8的1、2脚接地，熔断器F8另一端连接电容C21正极、熔断器F10一端、熔断器F9一端和5V电源， 电容C21负极接地，熔断器F10另一端连接电源芯片U12的2脚、电阻R135一端、电容C24一端和+5VD，U12的8脚连接电阻R135另一端，电容C24另一端接地，U12的1、4、6脚接地，U12的3脚连接电感L2的一端，电感L2的另一端连接U12的5脚、电阻R136一端、电容C25一端、电容C26一端和3.3V电源，电容C25、C26另一端接地，U12的7脚连接电阻R136另一端、电阻R138一端，电阻R138另一端接地，熔断器F9另一端连接NI/ACT4070BYH芯片U13的2脚，U13的1脚连接电容C20一端，电容C20另一端连接U13的3脚、电感L1一端、二极管D40阴极，电感L1另一端连接电阻R133一端、电容C47一端、电容C22一端和+5VD，电阻R133另一端和电容C47另一端连接电阻R134一端、U13的5脚，电阻R134另一端、二极管D40阳极和电容C22另一端接地；TTL接口扩展应用电路包含CH438Q芯片U14，U14的1脚连接电阻R188一端，电阻R188另一端连接M1A的80脚，U14的2脚连接电容C39、C40的一端并连接3.3V电源，U14的3脚连接电容C39、C40的另一端并接地，U14的4-10分别连接M1A的48、50、52、54、56、58、60脚，U14的32脚连接电阻R187一端和M1A的21脚，电阻R187另一端连接3.3V电源，U14的33脚连接电阻R183一端、电阻R184一端和电容C36一端，电阻R183另一端连接3.3V电源，电容C36另一端接地，电阻R184另一端连接M1A的9脚，U14的34-41脚分别连接M1A的79、77、75、73、71、69、67、65脚，U14的42脚接地，U14的43脚连接电阻R186一端，电阻R186另一端连接M1A的76脚，U14的44脚连接电阻R185一端，电阻R185另一端连接M1A的81脚，SN74HCT125D芯片U15的1、4、10、13脚连接电阻R167一端和M1B的10脚连接，U15的2脚连接M1A的68脚，U15的9脚连接M1A的61脚，U15的11脚连接M1A的59脚、电阻R163一端，U15的8脚连接电阻R164一端，U15的6脚连接M1A的62脚、电阻R165一端，U15的3脚连接电阻R166一端，U15的14脚连接电阻R163、R164、R165、R166的另一端、电容C46一端和3.3V电源，电容C46另一端接地。

本说明书中所描述的以上内容仅仅是对本实用新型所作的举例说明。本实用新型所属技术领域的技术人员可以对所描述的具体实施例做各种修改或补充或采用类似的方式替代，只要不偏离本实用新型说明书的内容或者超越本权利要求书所定义的范围，均应属于本实用新型的保护范围。

Claims (10)

1.一种高效采集光配线及告警状态的智能ODF架，其特征在于：包含智能MODF盘管理器、智能MODF框管理器和智能MODF架管理器，智能MODF盘管理器与智能MODF框管理器连接，智能MODF框管理器与智能MODF架管理器连接，智能MODF架管理器与智能ODF管理系统连接；

智能MODF盘管理器采集、存储和上传eID标签信息、监控端口状态变化、根据智能ODF管理系统下发指令或配置指示对应LED状态，并且读取和改写端口电子标签信息；

智能MODF框管理器实现以框为单位进行智能MODF盘管理器管控，智能MODF框管理器上行通过串行接口与架管理器通信，根据架管理器的要求，智能化选通对应的盘管理器端口，实现架管理器与指定盘管理器之间的互通，当下行智能MODF盘管理器存在告警事件时，通过置位特定硬件引脚，通知上行架管理器及时处置下行设备告警事件，以及接收上行架管理器指令，清除特定告警位置位；

智能MODF架管理器收集、存储和转发eID标签信息、端口信息、盘信息、架信息至上行智能ODF管理系统，并将智能ODF管理系统下发指令或配置转发到盘管理器。

2.按照权利要求1所述的一种高效采集光配线及告警状态的智能ODF架，其特征在于：所述智能MODF盘管理器包含6路电子标签接口电路、盘管理器状态灯电路、盘管理器主控电路、盘管理器程序烧录口电路、盘管理器数据存储单元电路和盘管理器程序调试串口电路，6路电子标签接口电路、盘管理器状态灯电路、盘管理器程序烧录口电路、盘管理器数据存储单元电路和盘管理器程序调试串口电路分别与盘管理器主控电路连接。

3.按照权利要求2所述的一种高效采集光配线及告警状态的智能ODF架，其特征在于：所述盘管理器主控电路包含STM32F103CBT6芯片U1，U1的1、9、36、48脚连接3.3V电源，U1的7脚连接电阻R3一端和电容C7一端，电阻R3另一端连接3.3V电源，电容C7另一端接地，U1的8、23、35、44、47脚接地，U1的5脚连接晶振管XTAL1的一端和电容C8一端，U1的6脚连接晶振管XTAL1的另一端和电容C9一端，电容C8另一端和电容C9另一端接地；电子标签接口电路包含接口P_1，接口P_1的1、4脚接地，接口P_1的2、3脚连接电阻R15一端和二极管D4阴极，电阻R15另一端连接3.3V电源，二极管D4阳极接地；盘管理器状态灯电路包含电阻R4，电阻R4一端连接3.3V电源，电阻R4另一端连接发光二极管LED1的阳极，发光二极管LED1的阴极连接U1的45脚，发光二极管LED_1、LED_2、LED_3、LED_4、LED_5、LED_6的阳极连接3.3V电源，发光二极管LED_1、LED_2、LED_3、LED_4、LED_5、LED_6的阴极分别连接电阻R17一端、电阻R21一端、电阻R25一端、电阻R27一端、电阻R31一端和电阻R33一端，电阻R17另一端、电阻R21另一端、电阻R25另一端、电阻R27另一端、电阻R31另一端和电阻R33另一端分别连接U1的33、29、27、17、19、21脚。

4.按照权利要求2所述的一种高效采集光配线及告警状态的智能ODF架，其特征在于：所述盘管理器程序烧录口电路包含烧录接口P1，烧录接口P1的1脚连接电阻R1一端并连接3.3V电源，烧录接口P1的2脚连接电阻1另一端和U1的34脚，烧录接口P1的3脚连接电阻R2的一端和U1的37脚，电阻R2的另一端接地；盘管理器数据存储单元电路包含24C04芯片U2，U2的1、2、3、4脚接地，U2的5脚连接电阻R6一端和U1的43脚，U2的6脚连接电阻R7一端和U1的42脚，电阻R6另一端和电阻R7另一端连接3.3V电源，U2的7脚连接电容C10一端并接地，U2的8脚连接电容C10另一端和3.3V电源；盘管理器程序调试串口电路包含串口P2，串口P2的1脚连接U1的31脚，串口P2的2脚30脚，串口P2的3脚接地。

5.按照权利要求1所述的一种高效采集光配线及告警状态的智能ODF架，其特征在于：所述智能MODF框管理器包含12路RJ45接口电路、框管理器主控电路、框管理器程序烧录口电路、框管理器数据存储单元、逻辑控制开关电路、框管理器程序调试串口电路、框管理器上行通信口电路和框管理器电源电路，12路RJ45接口电路、框管理器程序烧录口电路、框管理器数据存储单元、逻辑控制开关电路、框管理器程序调试串口电路、框管理器上行通信口电路和框管理器电源电路分别与框管理器主控电路连接。

6.按照权利要求5所述的一种高效采集光配线及告警状态的智能ODF架，其特征在于：所述框管理器主控电路包含STM32F103芯片U3，U3的1、64、13、19、32、48脚连接3.3V电源，U3的31、47、12、63、60脚接地，U3的7脚连接电阻R5一端和电容C17一端，电阻R5另一端连接3.3V电源，电容C17另一端接地；RJ45接口电路包含RJ45接口P_2，RJ45接口P_2的7、8、11、12脚接地，RJ45接口P_2的1脚连接电阻R33一端，RJ45接口P_2的2脚连接电阻R31一端，电阻R33另一端连接二极管D7阴极，电阻R31另一端连接二极管D6阴极，二极管D7阳极和二极管D6阳极接地，RJ45接口P_2的3脚连接电阻R25一端、U3的51脚、二极管D4的阴极，RJ45接口P_2的4、5脚连接5V电源，RJ45接口P_2的6脚连接电阻R29一端，电阻R29另一端连接电阻R21一端和电阻R23一端，电阻R21另一端连接BC817芯片Q2的1脚，芯片Q2的2脚和电阻R23另一端接地，芯片Q2的3脚连接电阻R24一端和U3的35脚，电阻R24另一端和电阻R25另一端连接3.3V电源；框管理器程序烧录口电路包含烧录口P3，烧录口P3的1脚连接电阻R13一端和3.3V电源，烧录口P3的2脚连接电阻R13另一端和U3的46脚，烧录口P3的3脚连接电阻R14一端和U3的49脚，电阻R14另一端接地；框管理器数据存储单元包含24C08芯片U4，U4的1、2、3、4脚接地，U4的5脚连接电阻R16一端和U3的59脚，U4的6脚连接电阻R17一端和U3的58脚，电阻R16另一端和电阻R17另一端连接3.3V电源，U4的7脚连接电容C18一端并接地，U4的8脚连接电容C18的另一端和3.3V电源；逻辑控制开关电路包含CD74HC4067M芯片U5和U6，U5的1脚连接U3的17脚，U5的17脚连接电阻R31另一端，U6的17脚连接电阻R33另一端，U5和U6的18-22、3-8脚分别连接其余11路RJ45接口电路，U5和U6的10、11、14、13脚分别连接U3的20-23脚，U5和U6的12、15脚接地，U5的24脚连接电容C11一端和3.3V电源，电容C11另一端接地，U6的24脚连接电容C12一端和3.3V电源，电容C12另一端接地，U6的9脚连接U3的16脚；框管理器程序调试串口电路包含串口P4，串口P4的1、2脚分别连接43、42脚，串口P4的3脚接地。

7.按照权利要求6所述的一种高效采集光配线及告警状态的智能ODF架，其特征在于：所述框管理器上行通信口电路包含RJ45接口P5，P5的1脚连接电阻R9一端，P5的2脚连接电阻R8一端，电阻R9另一端连接二极管D2阴极和U6的1脚，电阻R8另一端连接二极管D3阴极和U5的1脚，二极管D2的阳极和二极管D3的阳极接地，P5的3脚连接二极管D1的阴极和BC817芯片Q1的3脚，二极管D1的阳极和Q1的2脚接地，Q1的1脚连接U3的14脚，P5的4、5、6脚连接电容C13一端和5V电源，P5的7、8脚连接电容C13另一端并接地，P5的11、12脚接地；框管理器电源电路包含NI/TPS62160芯片U7，U7的1、4脚接地，U7的2、3脚连接TP1、电容C16一端、电容C15一端、电阻R13一端、AP7361C-33DR芯片U8的3脚，电容C15另一端和电容C16另一端接地，电阻R13另一端连接5V电源，U7的5脚连接电阻R18一端和电阻R17一端，电阻R18另一端接地，U7的6脚连接电阻R17另一端、电感L1一端、电阻R14一端、电容C17一端、TP1、电容C18一端、电阻R15一端和U8的2脚，U7的7脚连接电感L1另一端，U7的8脚连接电阻R14另一端，电容C17另一端和电容C18另一端连接TP3并接地，电阻R15另一端连接3.3V电源，U8的1脚接地。

8.按照权利要求1所述的一种高效采集光配线及告警状态的智能ODF架，其特征在于：所述智能MODF架管理器包含架管理器主控电路、12路架管理器接口电路、以太网接口电路、复位电路、告警电路、USB接口电路、锁存电路、电源转换电路和TTL接口扩展应用电路。

9.按照权利要求8所述的一种高效采集光配线及告警状态的智能ODF架，其特征在于：所述架管理器主控电路包含MC-A5D3X芯片M1A、M1B,M1A的10脚连接电阻R21一端，M1A的12脚连接电阻R22一端，M1A的94、96、93、95、7、23、接地，M1A的97-100脚连接电容C1一端、电容C2一端、电容C37一端并连接3.3V电源，电容C1另一端、电容C2另一端、电容C37另一端接地，M1B的33、34、67、68脚接地；架管理器接口电路包含RJ45接口P4A，P4A的1脚连接电阻R36一端，P4A的2脚连接电阻R34一端，电阻R36另一端连接二极管D6阴极，电阻R34另一端连接二极管D5阴极，二极管D6阳极和二极管D5阳极接地，P4A的3脚连接电阻R28一端、二极管D3阴极、M1B的65脚，二极管D3阳极接地，P4A的6脚连接电阻R32一端，电阻R32另一端连接电阻R24一端、电阻R26一端，电阻R24另一端连接BC817芯片Q4的1脚，电阻R26另一端和Q4的2脚接地，Q4的3脚连接M1B的66脚和电阻R27一端，电阻R27另一端和电阻R28另一端连接3.3V电源，DMP2130L场效应管Q11的3脚连接电阻R67一端和5V电源，Q11的2脚连接熔断器F2的一端，熔断器F2的另一端连接V_OUT1，Q11的1脚连接电阻R67另一端和电阻R69一端，电阻R69另一端连接BC817芯片Q13的3脚，Q13的2脚接地，Q13的1脚连接电阻R73一端，电阻R73另一端连接电阻R71一端和M1B的98脚，电阻R71另一端连接3.3V电源；以太网接口电路包含HR911105A芯片U9,U9的1脚连接M1A的2脚、电阻R168一端，U9的2脚连接M1A的1脚、电阻R169一端，电阻R168另一端和电阻R169另一端连接电容C27一端，电容C27另一端接地，U9的4、5脚连接电容C44一端、电容C45一端和电感L3一端，电容C44另一端和电容C45另一端接地，电感L3另一端连接M1A的8脚，U9的3脚连接M1A的4脚、电阻R170的一端，U9的6脚连接M1A的3脚、电阻R171的一端，电阻R170另一端和电阻R171另一端连接电容C28一端，电容C28另一端接地，U9的9脚连接电阻R172一端，U9的12脚连接电阻R173一端，电阻R172另一端和电阻R173另一端连接3.3V，U9的10、11脚分别连接M1A的6、5脚。

10.按照权利要求8所述的一种高效采集光配线及告警状态的智能ODF架，其特征在于：所述复位电路包含SP706SEN芯片U10，U10的1、8脚连接电阻R174一端、电容C29一端和接触开关K1的1脚，电阻R174另一端连接3.3V电源，电容C29另一端和K1的2、3、4脚接地，U10的2脚连接电容C30一端和3.3V电源，U10的3、4脚连接电容C30另一端并接地；告警电路包含蜂鸣器P9，P9的1脚连接二极管D41阴极、电阻R178一端，电阻R178另一端连接电容C3一端和3.3V电源，电容C3另一端接地，P9的2脚连接二极管D41阳极和BC817三极管Q40的3脚，Q40的2脚接地，Q40的1脚连接电阻R181的一端，电阻R181的另一端连接M1B的35脚，接触开关K2的1脚连接电容R177一端、电容C31一端、M1B的39脚，电阻R177另一端连接3.3V电源，电容C31另一端接地，K2的2、3、4脚接地；USB接口电路包含USB接口P10，P10的1脚连接熔断器F17一端、电容C32一端、二极管D44阴极、电容C33一端和5V电源，熔断器F17另一端连接5VD，电容C32另一端和电容C33另一端接地，P10的2抠脚连接二极管D43阴极、电阻R179一端，电阻R179另一端连接M1A的28脚，P10的3脚连接二极管D42阴极、电阻R180一端，电阻R180另一端连接M1A的27脚，二极管D42、D43、D44的阳极接地，P10的5-9脚接地；锁存电路包含SN74HCT125D芯片U11，U11的1脚连接电阻R12一端、M1A的74脚，电阻R12另一端连接3.3V电源，U11的2脚连接M1A的72脚，U11的4、10、13脚连接电阻R13一端，电阻R13另一端连接3.3V电源，U11的7、5、9、12脚接地，U11的14脚连接电容C48一端和3.3V电源，电容C48另一端接地；电源转换电路包含WR-MPC4芯片P7的1、2脚连接整流桥D39的4脚，P7的3、4脚连接整流桥D39的2脚，整流桥D39的1脚连接电阻R132一端、电容C17一端、电容C18一端和WD30-48S05芯片PM1的1脚，整流桥D39的3脚连接电阻R132另一端、电容C17另一端、电容C18另一端、电容CY2一端和PM1的2脚，电容CY2的另一端接地，PM1的5脚连接电容C19一端并接地，PM1的6脚连接电容C19另一端、二极管D46、D49阳极，二极管D46、D49阴极连接二极管D47、D50阴极、熔断器F8一端和5VCCIN，二极管D47、D50阳极连接NI/WR-MPC4芯片P8的3、4JIAO ,P8的1、2脚接地，熔断器F8另一端连接电容C21正极、熔断器F10一端、熔断器F9一端和5V电源， 电容C21负极接地，熔断器F10另一端连接电源芯片U12的2脚、电阻R135一端、电容C24一端和+5VD，U12的8脚连接电阻R135另一端，电容C24另一端接地，U12的1、4、6脚接地，U12的3脚连接电感L2的一端，电感L2的另一端连接U12的5脚、电阻R136一端、电容C25一端、电容C26一端和3.3V电源，电容C25、C26另一端接地，U12的7脚连接电阻R136另一端、电阻R138一端，电阻R138另一端接地，熔断器F9另一端连接NI/ACT4070BYH芯片U13的2脚，U13的1脚连接电容C20一端，电容C20另一端连接U13的3脚、电感L1一端、二极管D40阴极，电感L1另一端连接电阻R133一端、电容C47一端、电容C22一端和+5VD，电阻R133另一端和电容C47另一端连接电阻R134一端、U13的5脚，电阻R134另一端、二极管D40阳极和电容C22另一端接地；TTL接口扩展应用电路包含CH438Q芯片U14，U14的1脚连接电阻R188一端，电阻R188另一端连接M1A的80脚，U14的2脚连接电容C39、C40的一端并连接3.3V电源，U14的3脚连接电容C39、C40的另一端并接地，U14的4-10分别连接M1A的48、50、52、54、56、58、60脚，U14的32脚连接电阻R187一端和M1A的21脚，电阻R187另一端连接3.3V电源，U14的33脚连接电阻R183一端、电阻R184一端和电容C36一端，电阻R183另一端连接3.3V电源，电容C36另一端接地，电阻R184另一端连接M1A的9脚，U14的34-41脚分别连接M1A的79、77、75、73、71、69、67、65脚，U14的42脚接地，U14的43脚连接电阻R186一端，电阻R186另一端连接M1A的76脚，U14的44脚连接电阻R185一端，电阻R185另一端连接M1A的81脚，SN74HCT125D芯片U15的1、4、10、13脚连接电阻R167一端和M1B的10脚连接，U15的2脚连接M1A的68脚，U15的9脚连接M1A的61脚，U15的11脚连接M1A的59脚、电阻R163一端，U15的8脚连接电阻R164一端，U15的6脚连接M1A的62脚、电阻R165一端，U15的3脚连接电阻R166一端，U15的14脚连接电阻R163、R164、R165、R166的另一端、电容C46一端和3.3V电源，电容C46另一端接地。