CN209642860U - 基于fpga的ccd硬件平台 - Google Patents

Abstract

本实用新型实施例提供了一种基于FPGA的CCD硬件平台，包括：CCD微光传感器、CCD时序驱动电路、AD模数转换电路、FPGA图像处理器、DA模拟视频编码器和外围接口电路；所述CCD微光传感器与所述AD模数转换电路；所述AD模数转换电路与FPGA图像处理器连接；所述FPGA图像处理器与所述外围接口电路、DA模拟视频编码器和CCD时序驱动电路，分别连接；所述CCD时序驱动电路与所述CCD微光传感器连接。本实用新型实施例提供的基于FPGA的CCD硬件平台，可以实现对图像进行帧累加、无极变倍、自动曝光和/或图像融合等操作。

Description

基于FPGA的CCD硬件平台

技术领域

本实用新型实施例涉及信号处理技术领域，尤其涉及一种基于FPGA的CCD硬件平台。

背景技术

目前的CCD(电荷耦合器件图像传感器，Charge Coupled Device)硬件方案中，多以专用时序驱动芯片配以模拟信号转CVBS芯片。此种方案的特点是整机体积小成本低，但是由于是专用芯片，功能比较单一，无法满足客户对控制界面，传输接口，图像算法的特殊需求。为此，找到一种前端微光CCD输出的模拟信号转换为数字信号，由FPGA对此数字信号进行处理，从而实现对图像进行多种图像处理功能的CCD硬件平台，就成为业界亟待解决的技术问题。

实用新型内容

针对现有技术存在的上述问题，本实用新型实施例提供了一种基于FPGA的CCD硬件平台。

首先，本实用新型的实施例提供了一种基于FPGA的CCD硬件平台，包括：CCD微光传感器、CCD时序驱动电路、AD模数转换电路、FPGA图像处理器、DA模拟视频编码器和外围接口电路；所述CCD微光传感器与所述AD模数转换电路；所述AD模数转换电路与FPGA图像处理器连接；所述FPGA图像处理器与所述外围接口电路、DA模拟视频编码器和CCD时序驱动电路，分别连接；所述CCD时序驱动电路与所述CCD微光传感器连接；其中，所述FPGA图像处理器，用于对图像进行帧累加、无极变倍、自动曝光和图像融合。

进一步地，所述CCD微光传感器，用于采集图像模拟信号，并发送至所述AD模数转换电路。

进一步地，所述CCD时序驱动电路，用于为所述CCD微光传感器提供时序控制信号。

进一步地，所述AD模数转换电路，用于将所述CCD微光传感器发送的模拟信号，转化为数字信号。

进一步地，所述DA模拟视频编码器，用于将所述FPGA图像处理器发送的数字信号，转化为模拟信号。

进一步地，所述外围接口电路，用于扩展外部接口。

本实用新型实施例提供的基于FPGA的CCD硬件平台，通过在一个平台上集成CCD微光传感器、CCD时序驱动电路、AD模数转换电路、FPGA图像处理器、DA模拟视频编码器和外围接口电路，可以实现对图像进行帧累加、无极变倍、自动曝光和/或图像融合等操作。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单的介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例提供的基于FPGA的CCD硬件平台结构示意图。

本实用新型实施例的实现、功能特点及优点将在具体实施方式中结合附图做进一步说明。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

需要说明的是，若本实用新型实施例中有涉及方向性指示(诸如上、下、左、右、前、后…)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，若本实用新型实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，本实用新型提供的各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时，应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

本专利的核心思想是基于FPGA平台的CCD硬件平台，通过FPGA核心控制器件给前端微光CCD特定的时序逻辑控制，由前端微光CCD采集图像后产生的模拟信号输送给高分辨率AD芯片，将模拟信号转换为数字信号，由FPGA核心控制器件对此数字信号进行处理，可以灵活添加图像算法，如延长曝光时间，在极微照度下，依然能获取图像信息的帧累加算法。保证画面中心不变的情况下，以较小步进量实现细微的电子放大、缩小功能的无极变倍算法。自适应强光或者弱光等复杂环境的自动曝光算法。与红外图像相互融合，使画面既有红外的温度信息又包含微光图像细节的图像融合算法。添加图像算法以后，将数字信号再输出到DA视频转换芯片，产生CVBS信号，便于用户从显示器上观察图像。通过此硬件平台，将模拟信号转换为数字信号，利用FPGA的逻辑处理能力，极大丰富了产品功能，满足市场上客户的不同需求。在此基础上，本实用新型实施例提供了一种基于FPGA的CCD硬件平台，参见图1，该基于FPGA的CCD硬件平台包括：CCD微光传感器、CCD时序驱动电路、AD模数转换电路、FPGA图像处理器、DA模拟视频编码器、外围接口电路和电源模块；

所述CCD微光传感器与所述AD模数转换电路；所述AD模数转换电路与FPGA图像处理器连接；所述FPGA图像处理器与所述外围接口电路、DA模拟视频编码器和CCD时序驱动电路，分别连接；所述CCD时序驱动电路与所述CCD微光传感器连接；其中，所述FPGA图像处理器，用于对图像进行帧累加、无极变倍、自动曝光和图像融合。具体地，所述FPGA图像处理器采用的Altera公司的Cyclone III EP3C40F324作为主控芯片。该芯片具有39600个逻辑单元，1134Kbits的片内存储单元，126个内嵌乘法器，4个PLLs，20个全局时钟网络，195个用户I/O口，硬件资源丰富。电源模块用来给基于FPGA的CCD硬件平台供电。所述电源模块CyclonIII FPGA及周围配套数字电路所需要电平有3.3V，2.5V，1.8V，1.2V。微光CCD及配套的驱动电路所需电平为15V，-8V，5V，3V.电源模块是系统设计过程中最底层的部分。稳定可靠低噪的电源模块是整个系统正常工作的前提与保障。为了兼容手持设备和常规适配器供电的需求，输入第一级电源选用可升降DC/DC转换器，可实现3V-17V的宽电压输入范围，并可对外提供最高达2.5A的电流。FPGA及周边辅助选用的2路DC/DC+一路LDO的集成芯片，体积小巧。

微光CCD电源部分，先用DC/DC将3.3V升压到5.5V，再配以升降压DC/DC芯片提供CCD所需的15V和-8V电压。3V和5V则由2片LDO从5.5V转换而来

本实用新型实施例提供的基于FPGA的CCD硬件平台，通过在一个平台上集成CCD微光传感器、CCD时序驱动电路、AD模数转换电路、FPGA图像处理器、DA模拟视频编码器和外围接口电路，可以实现对图像进行帧累加、无极变倍、自动曝光和/或图像融合等操作。

在上述实施例的基础上，本实用新型实施例中提供的基于FPGA的CCD硬件平台，所述CCD微光传感器，用于采集图像模拟信号，并发送至所述AD模数转换电路。具体地，所述CCD微光传感器选用的SONY公司的微光CCD icx429a，它是一款低照度近红外光谱的CCD固态图像传感器，具有高灵敏度，高动态范围，高信噪比，低散射率等特性，在微弱光线环境下，依然能提供高质量图像。

在上述实施例的基础上，本实用新型实施例中提供的基于FPGA的CCD硬件平台，所述CCD时序驱动电路，用于为所述CCD微光传感器提供时序控制信号。具体地，CCD时序驱动电路的场驱动信号由SONY公司专用芯片CXD1267给出，FPGA图像处理器通过真值表及时序要求组合控制输入信号，产生V1～V4的场信号及CCD的底层时钟信号。

在上述实施例的基础上，本实用新型实施例中提供的基于FPGA的CCD硬件平台，所述AD模数转换电路，用于将所述CCD微光传感器发送的模拟信号，转化为数字信号。具体地，所述AD模数转换电路采用的ADI公司的AD9849模数转换芯片，该芯片是一款用于数码相机的高度集成的CCD信号处理器。AD9849驱动时钟为30Mhz,高速时钟驱动器为CCD提供精准的RG和H1-H4驱动信号，并且可以进行精确到1ns的微调。为了从原始CCD像素数据中获得高质量的图像，输入端的模拟信号，在芯片内部将经过以下七个主流程处理：直流重建、相关双采样、输入钳位、可编程像素增益、可变增益放大器、暗电平钳位、A/D转换器。

在上述实施例的基础上，本实用新型实施例中提供的基于FPGA的CCD硬件平台，所述DA模拟视频编码器，用于将所述FPGA图像处理器发送的数字信号，转化为模拟信号。具体地，所述DA模拟视频编码器选用ADI公司的ADV7127。该芯片为10-BIT高速数模转换芯片，兼容多种高分辨率颜色图形系统包括RS-343A和RS-170A，由于CCD本身输出的模拟信号并不带彩色信息，而选用这款编码芯片，可最大限度的节省IO口数量，简化硬件设计。

在上述实施例的基础上，本实用新型实施例中提供的基于FPGA的CCD硬件平台，所述外围接口电路，用于扩展外部接口。具体地，所述外围接口电路对外提供的5个TTL 3.3V通用IO口，可进行按键控制，自定义TTL协议传输等。一对串口支持RS232信号传输。两路模拟视频输出，满足多路模拟视频显示需求。

本实用新型实施例中提供的基于FPGA的CCD硬件平台，将微光CCD采集的模拟信号转换为数字信号，由FPGA数据处理平台，对数字信号进行帧累加，无极变倍，融合等图像算法，再辅以接口，控制等电路，是一种可适用多种客户需求的硬件平台。

最后应说明的是：以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。

Claims (6)

1.一种基于FPGA的CCD硬件平台，其特征在于，包括：

CCD微光传感器、CCD时序驱动电路、AD模数转换电路、FPGA图像处理器、DA模拟视频编码器和外围接口电路；

所述CCD微光传感器与所述AD模数转换电路连接；所述AD模数转换电路与FPGA图像处理器连接；所述FPGA图像处理器与所述外围接口电路、DA模拟视频编码器和CCD时序驱动电路，分别连接；所述CCD时序驱动电路与所述CCD微光传感器连接；

其中，所述FPGA图像处理器，用于对图像进行帧累加、无极变倍、自动曝光和/或图像融合。

2.根据权利要求1所述的基于FPGA的CCD硬件平台，其特征在于，所述CCD微光传感器，用于采集图像模拟信号，并发送至所述AD模数转换电路。

3.根据权利要求1所述的基于FPGA的CCD硬件平台，其特征在于，所述CCD时序驱动电路，用于为所述CCD微光传感器提供时序控制信号。

4.根据权利要求1所述的基于FPGA的CCD硬件平台，其特征在于，所述AD模数转换电路，用于将所述CCD微光传感器发送的模拟信号，转化为数字信号。

5.根据权利要求1所述的基于FPGA的CCD硬件平台，其特征在于，所述DA模拟视频编码器，用于将所述FPGA图像处理器发送的数字信号，转化为模拟信号。

6.根据权利要求1所述的基于FPGA的CCD硬件平台，其特征在于，所述外围接口电路，用于扩展外部接口。